->【Xilinx技术小组】
FPGA系统设计中功耗怎样估计？
专家答复：
Xilinx有功耗估计、计算的工具：XPE (SpreadSheet格式) 和Xpower Analyzer (ISE DS 的工具), 分别用于设计之前的功耗估计和设计完成之后的功耗计算、分析。在选用FPGA进行设计时如何降低功耗
在选用FPGA进行设计时如何降低功耗
　　如今，各种规范和标准都对系统的整体功耗提出了越来越严格的要求，以至于系统设计师面临越来越艰巨的挑战。 　　传统意义上，ASIC和CPLD是低功耗竞争中当仁不让的赢家。但是由于相对成本较高，且用户对高端性能和额外逻辑的要求也越来越多，在低功耗应用中使用CPLD正在失去优势。ASIC也面临相同的风险。而例如FPGA这样日益增长的可编程半导体器件正逐步成为备受青睐的解决方案。 　　开始创建一个新的设计时，物料清单、成本、
　　如今，各种规范和标准都对系统的整体功耗提出了越来越严格的要求，以至于系统设计师面临越来越艰巨的挑战。 　　传统意义上，ASIC和CPLD是低功耗竞争中当仁不让的赢家。但是由于相对成本较高，且用户对高端性能和额外逻辑的要求也越来越多，在低功耗应用中使用CPLD正在失去优势。ASIC也面临相同的风险。而例如FPGA这样日益增长的可编程半导体器件正逐步成为备受青睐的解决方案。 　　开始创建一个新的设计时，物料清单、成本、功耗、电路板尺寸和上市时间都是要认真考虑的因素。在排定初始要求的优先顺序后，在选择FPGA进行系统设计之前，设计师还需要考虑多种因素。 　　应该 　　1. 列出你的设计要点。要考虑FPGA在高速、低速或时钟停止情况下的运行时间分别有多长？还要考虑如果器件睡眠时间较长，那么在更高时钟频点的突发模式处理可以达到要求的吞吐量吗？让设计在较低的时钟频率下运行更长的时间是不是更好的选择呢？针对这一过程，FPGA供应商提供了功率分析和预测的辅助工具，但一些工具的分析结果较之实际情况显得过于乐观。 　　2. 对每一个产品状态都要计算功耗。要计算覆盖整个产品生命周期或预期电池工作时间内的所有状态下的功耗，要考虑到上电、待机、空闲、动态和断电等多种状态。一个应用于具有Wi-Fi通信功能的用户手持设备中的FPGA，其可能只有5%的时间处于工作模式，其它20%的时间处于静态，而75%的时间则处于待机状态。 　　计算最坏情况下的静态功耗。较新的FPGA技术可能具有超出设计师想像的静态功耗，尤其是在过温条件下。确保考虑了内核、I/O和任何辅助电源。当计算静态功耗时，对每个元件都要应用P=IV计算功耗。 　　3. 分析可预料的温度和电压变化要覆盖整个产品功耗剖析过程。产品运行期间的热量和电压变化需要计算在内。 　　4. 估算系统每种工作模式(如短期的高性能工作，长期的低性能工作) 下的电池的工作时间，进而确定最佳的选择。 　　不应该 　　1. 忘记使用低功率模式时需要考虑的因素。一些节电模式要求实现时考虑电路板尺寸，因此要求设计应该能够适应这种情况。一些模式不适合被使用，是因为实现过程过于复杂，而且在设备进入或离开某个模式时需要等待一段长到无法容忍的时间。例如，SRAM或SRAM混合FPGA提供的低功率模式要求器件重配置，此时的功耗可上涌至1W。 　　2. 让用户静态RAM和高I/O电压吸收过多的功率。当使用本地或区域时钟源创建时钟区域时，要使用“enabled”逻辑屏蔽系统中的时钟变化。用户静态RAM可能会吸收过多的功率，因此要选用能少用RAM的技术。I/O也会吸收大量功率，因此建议使用低电压的TTL标准和较低的I/O电压。采用串行低压差分信号片到片数据传输要比片外并行总线节省更多的功率，而它可以采用双倍数据速率寄存器实现。进一步检查元件能否被集成或者功能能否被精简，而较大的FPGA可以容纳微控制器软核，这些都可以节省功耗。 　　3. 仅依赖于测量得到的功率数据。要根据理论和功率模拟器的数字进行计算，并了解这些数字是如何得来的。这些数字考虑了硅片变化吗？要记住，今天在平台上测得的结果与明天交付的低功率器件的实际表现可能有很大的出入。因此只根据测量数据计算功率时要十分小心。 　　4. 遗漏额外元件的功耗值。有时用某种FPGA技术实现解决方案可能需要额外的元件。例如，自启动设计可能需要用到存储器，而非易失性FPGA可提供单片实现方案。
上一篇：已经是第一篇
型号/产品名
嘉兴市罗格泰克通讯科技有限公司
深圳瑞琦电子经营部
深圳瑞琦电子经营部
深圳瑞琦电子经营部君，已阅读到文档的结尾了呢~~
SPARTAN-3 FPGA的功耗估算与电源IC设计,spartan fpga,spartan 6 功耗,fpga功耗,fpga功耗计算,低功耗fpga,fpga功耗估计,vcd文件分析fpga功耗,ic设计,中国ic设计公司排名
扫扫二维码，随身浏览文档
手机或平板扫扫即可继续访问
SPARTAN-3 FPGA的功耗估算与电源IC设计
举报该文档为侵权文档。
举报该文档含有违规或不良信息。
反馈该文档无法正常浏览。
举报该文档为重复文档。
推荐理由：
将文档分享至：
分享完整地址
文档地址：
粘贴到BBS或博客
flash地址：
支持嵌入FLASH地址的网站使用
html代码：
&embed src='http://www.docin.com/DocinViewer--144.swf' width='100%' height='600' type=application/x-shockwave-flash ALLOWFULLSCREEN='true' ALLOWSCRIPTACCESS='always'&&/embed&
450px*300px480px*400px650px*490px
支持嵌入HTML代码的网站使用
您的内容已经提交成功
您所提交的内容需要审核后才能发布，请您等待！
3秒自动关闭窗口低功耗FPGA电子系统优化方法-模拟电子-电子工程世界网
低功耗FPGA电子系统优化方法 (1)
19:59:01&&&来源:互联网 &&
在各种设计中广泛应用，如何对系统进行低功耗优化成为一个重要的现实问题。从最早的FPGA功耗模型的建立[1]，到较完善的FPGA功耗估算模型[2]，再到现在功耗估算工具的出现[3]，FPGA设计时对功耗的预估已经越来越准确，节约功耗的方法也越来越多样。本文基于FPGA功耗的预估，提出将影响功耗的因素做为功耗函数的参数，根据参数取样并预估样点功耗找到功耗函数的最小值，从而得到最佳参数以优化系统设计并节约系统功耗的方法。设计了一个FPGA读写常用存储器SRAM的系统，选取了读写频率与读写时间占空比这两个参数来优化系统功耗，通过对比预估值与实测值证明了该方法的正确性。
1 FPGA功耗估算工具
1.1 XPower介绍
Xilinx公司的ISE Design Suite工具套件中提供了功耗仿真器XPower Analyzer，它可以对可编程逻辑器件的功耗进行分析[3]。功耗来源分静态功耗和动态功耗两部分[1]。静态功耗主要由晶体管的泄漏电流和FPGA偏置电流引起，它与工艺技术、晶体管特性、晶体管个数、采用的绝缘介质等因素有关，这些是由FPGA本身决定的，与电路活动无关。晶体管的泄漏电流主要由三部分组成：亚阈值漏电流、栅极漏电流和源漏极反偏漏电流，已经有文献对它们的值进行精确建模[4]。动态功耗是器件核心或I/O在状态切换中消耗的能量[1]。
其中Dynamic Power为动态功耗；C为量；V为工作电压；D为每个节点每秒翻转次数，f为系统时钟频率。
XPower给每个开关元件建立一个电容模型，根据输入文件中的信息和特定器件的电容、静态功耗等来估算FPGA的功耗。在输入文件中，设计文件NCD（native circuit description）提供FPGA布局布线信息；物理约束文件PCF（physical constraint file）提供了设计的时钟频率、工作电压等信息； 用户设置文件XML用于保存XPower的设置，在下次打开同一设计时不必重复这些设置；仿真输出文件VCD（Value Change Dump）提供了线网翻转率情况，它记录了仿真时的信号变化情况，可以使功耗估算更接近实际情况[3]。NCD文件 、PCF文件和XML文件都根据FPGA逻辑设计代码由ISE工具综合实现后生成，VCD文件由ModelSim进行时序仿真时生成。
XPower的主要输出文件为PWR文件，即功耗报告文件，它分为静态功耗和动态功耗两部分。从不同的逻辑设计的功耗报告文件可以看出，对同一款芯片，静态功耗值比较固定，FPGA的逻辑和工作频率对它影响较小；动态功耗与FPGA逻辑使用的资源，如I/O、DCM、DSP模块等相关，同时也与工作频率以及寄存器和线网翻转率相关。对静态功耗与动态功耗都有影响的因素是电压和环境温度。所有可以影响到动态功耗的参数设置得越接近实际情况，XPower估算结果就越精确。所以XPower的参数设置很重要，特别是决定线网翻转率的VCD文件，它记录的仿真情况需要真实准确。
FPGA设计流程如图1所示，可以看出其中XPower估算功耗环节的重要性，在功耗要求严格时，为了节约功耗常常需要修改设计文件。
1.2 XPower可靠性验证
为了测出FPGA工作时的实际功耗，设计了一个简单系统，直接用可调直流稳压对FPGA各电平供电。由于系统功耗较小，需要考虑供电线上的分压损耗，应在尽量靠近FPGA电源管脚处使用万用表测量电压，并尽可能将该电压调节到与设计中选用的供电标准一致(VCCO为3.3 V，VCCINT为1.2 V，VCCAUX为2.5 V)。
将配置文件下载到FPGA运行后，通过测量FPGA运行时的电流和电源电压得到FPGA实际功耗。在XPower中选择该配置文件相应的输入文件，并使生成VCD时序仿真文件的激励与实际外界激励一致，且设置XPower中温度、频率也与实测情况一致，可得FPGA在同样的工作条件下的仿真功耗。
该实验选用的FPGA为Xilinx Spartan 3e xc3s100eH，环境温度为25 ℃，时钟频率为18.432 MHz。通过改变FPGA逻辑的时钟数目、逻辑使用量、I/O数、信号数等，得到不同的FPGA逻辑配置文件。经过实际测量和XPower估算，分别得到这些配置文件下的功耗测量数据和估算数据。如图2所示，横坐标为FPGA配置参数，纵坐标为功耗值。从结果看出，测量值曲线很好地符合了估算值曲线。
2 优化系统功耗的设计方法
影响FPGA功耗的因素有温度、电压、翻转率等，把FPGA的功耗P和影响它的因素x看成函数关系P(x)，则减少功耗就是要寻找P(x)最小值。当x代表的物理量不同时，对应P(x)的单调性也不同：x代表翻转率时，从公式(1)得知，翻转率与动态功耗呈线性关系，P(x)是单调递增的，降低翻转率能有效减少动态功耗；x代表电压和温度时，根据文献[5]给出的实验结果表明，在一定x范围内，P(x)单调递增，降低温度和电压能显著减少漏电流。电源电压降低5%就可以降低静态功耗10%，不过FPGA一般只能在标准电压的±5%幅度内调整。在实际设计中，不需要对P(x)精确建模，只要大致确定P(x)的单调区间和单调性，就能找到功耗最小点。
通常会遇到一些对功耗影响复杂交错的因素，它们对功耗的影响不容易判断。假设有2个相互关联的功耗影响因素x、y，P(x)、P(y)都是单调递增或单调递减的，但x和y不能同时向着P减少的方向变化，此时功耗P的最小值需要综合考虑x和y的取值。在P(x，y)没有建模的情况下，可以通过对(x，y)参数取样后样点的P值来简单判断P(x，y)最小值点，也就是选定(x1，y1)、(x2，y2)…(xn，yn)后，通过比较P(x1，y1)、P(x2，y2)…P(xn，yn)的大小得出最小值Pmin(xmin，ymin)。然后将(xmin，ymin)反馈到系统设计中，便得到功耗最省的系统。
图3所示为一种系统功耗优化方法，在系统设计时，先确定对功耗有影响的2个关联参数x、y，在满足系统要求的前提下，选定一系列(x，y)组合，在每个(x，y)样点通过XPower估算FPGA的功耗，再结合从数据手册或实验里得到的外围设备的功耗，可得到系统整体功耗值P(x，y)，通过分析这些样点上的系统功耗值大小，确定功耗最小点Pmin(xmin，ymin)。最后将这组参数(xmin，ymin)反馈到设计中，从而达到优化系统设计的目的。
3 系统功耗优化实例
3.1 FPGA读写SRAM系统设计
FPGA读写SRAM的简单系统如图4所示。
为了与理论值比较，要求该系统功耗为可测的。通过线rst和CE的电平高低来FPGA和SRAM工作状态，通过测量电压和电流可得到此时系统的功耗：当rst为低时，FPGA和SRAM都为空闲状态，测得的功耗为PFi+PSi(PFi为FPGA在idle状态的功耗，PSi为SRAM在idle状态的功耗，PFw为FPGA在work状态的功耗，PSw为SRAM在work状态的功耗，下同)；当rst为高，CE为高时，FPGA为工作状态，SRAM为空闲状态，测得的功耗为PFw+PSi；当rst为高，CE为低时，FPGA和SRAM都为工作状态，测得的功耗为PFw+PSw。由SRAM数据手册得知，PSi在?滋W量级[6]时可忽略不计，所以控制线与所测得功耗关系如表1所示。
选取读写频率与读写时间占空比两个因素分别做为功耗影响因素x、y，当系统数据线位宽为8 bit时，在满足系统数据读写率为6 KB/s的前提下，只要x·y=6 K/s便能满足，如(6 kHz，1)、(12 kHz，0.5)、(1 MHz，0.006)等。在理想状态下，当整体翻转率一样时，功耗是一样的，与读写频率和读写时间占空比无关。但是实际中由于FPGA逻辑实现的差异，所以功耗会有差别，需要考虑x和y的取值来选择一个功耗最小点。这里考虑的读写频率x的范围为0.5 MHz～9 MHz，故读写时间占空比y的范围为6.7·10-4～0.012。
3.2 功耗估算与功耗测量结果
图5(a)为PFw、PFi的估算值，图5(b)为测量值，其中黑线为PFw，灰线为PFi。图6为测得的PSw值。由于y为读写时间占空比，所以(1-y)为系统空闲时间占空比，故系统平均功耗P为：
P=(PFw+PSw)·y+PFi(1-y)　　(2)又：y=6 kHz/x MHz　　　　　　　(3)
由(2)、(3)式和图5、图6
编辑：神话
本文引用地址：
本周热门资源推荐
EEWORLD独家降低FPGA功耗的设计技巧和ISE功能分析工具-FPGA -电子工程世界网
降低FPGA功耗的设计技巧和ISE功能分析工具 (1)
10:54:02&&&作者：Arthur Yang&&&来源:Xilinx &&
&&&&& 新一代的速度变得越来越快，密度变得越来越高，逻辑资源也越来越多。那么如何才能确保功耗不随这些一起增加呢？很多设计抉择可以影响系统的功耗，这些抉择包括从显见的器件选择到细小的基于使用频率的值的选择等。
&&&&& 为了更好地理解本文将要讨论的设计技巧为什么能够节省功耗，我们先对功耗做一个简单介绍。
&&&&& 功耗包含两个因素：动态功耗和静态功耗。动态功耗是指对器件内的容性负载充放电所需的功耗。它很大程度上取决于频率、电压和负载。这三个变量中的每个变量均在您的某种控制之下。
&&&&& 动态功耗=电容×电压2×频率
&&&&& 静态功耗是指由器件中所有晶体管的泄漏电流(源极到漏极以及栅极泄漏，常常集中为静止电流)引起的功耗，以及任何其他恒定功耗需求之和。泄漏电流很大程度上取决于结温和晶体管尺寸。
&&&&& 恒定功耗需求包括因终接(如上拉电阻)而造成的电流泄漏。没有多少措施可以采用来影响泄漏，但恒定功耗可以得到控制。
&&&&& 尽早考虑功耗
&&&&& 您在设计的早期阶段做出的功耗决定影响最大。决定采用什么元件对功耗具有重大意义，而在时钟上插入一个BUFGMUX则影响甚微。对功耗的考虑越早越好。
[1] [] [] [] []
编辑：小甘
本文引用地址：
本周热门资源推荐
EEWORLD独家