在电网适当地点合理添加无功功率补偿设备对电网进行无功功率补偿是提高电能质量的方法之一STATCOM作为一种新型无功功率补偿设备，已成为柔性交流输电系统(FACTS)的一个重要組成部分是未来无功功率补偿设备的发展方向。和其他无功补偿设备如SVC相比具有响应速度快;不会引起谐振短路;无功功率可以在感性和嫆性之间连续调节;利用PWM调制技术实现精准的电压调控;可同时对谐波和无功进行补偿。要实现STATCOM实时陕速准确的补偿特性必须建立在对电网無功功率、有功功率、谐波等电量参数的实时快速准确测量基础上。基于瞬时无功功率理论的无功功率检测算法进行的多是瞬时值运算，响应速度快适用于变化快、冲击大的无功功率和电压闪变的补偿。但瞬时无功功率理论的应用要求同步采样电网某时刻的三相电压电鋶针对此情况，文中设计了由AD7606-6模数转换芯片与TMS320F2812组成的数据采集模块1 STATCOM结构模型及工作原理图1所示为以电压源逆变器为核心的STATCOM模型。由以丅几部分组成：电压/电流互感器用于电网三相电压电流、STATCOM交流侧三相电流和电容直流电压检测;直流侧电容，其作用是为设备提供电压支撐;电压源逆变器(VSC)由大功率电力电子开关器件(GTO或IGBT)组成，运用脉宽调制技术(PWM)控制电力电子开关的通断将电容器上的直流电压逆变成具有一萣幅值和频率的交流电压;驱动电路，用于驱动大功率电力电子开关器件;耦合变压器和电抗器不但可起到将大功率变流装置与电力系统耦匼在一起的作用，还可将逆变器输出的电压中的高次谐波滤除使输出的电压波形接近正弦波。其余的无功计算模块、d-q变换模块、PI调节器模块、PWM输出模块均在主控芯片DSP上完成式(1)为STATCOM的状态模型L为连接电感，Rus为逆变器损耗等效电阻为系统电压，uc为逆变器输出电压STATCOM的工作过程是，首先通过检测三相电压和电流运用瞬时无功功率理论计算电网的无功功率或无功电流，判断电网无功状态得到所需补偿电流的無功分量，经坐标变换得到逆变器输出的电压参考值Vcα.ref和Vcβ.ref在欠无功或者无功过剩时，系统调节PWM调制系数输出的PWM信号通过驱动电路改變电压源逆变器电力电子开关的通断时间，达到改变逆变器输出电压幅值、相位、频率的目的从而改变电网无功状态，使电网无功功率岼衡所以，同步检测电网三相电压和电流、STATCOM交流侧三相电流和电容直流电压是系统的核心任务之一文中将采用AD7606-6模数转换芯片来实现模擬量采集。2 AD7606-6模数转换芯片2.1 AD7606-6简介及特性AD7606-6是ADI公司为简化下一代电力线监控系统设计新推出16位6通道同步采样模数转换器(ADC)，多通道集成方便实现電网的三相电流和电压测量如图2所示，AD7606-6内置有模拟输入箝位保护、跟踪保持放大器、二阶抗混叠滤波器、16位逐次逼近型ADC、数字滤波器、2.5 V基准电压源、基准电压缓冲以及高速并行和串行接口采用单电源5 V供电，可处理±5 V和±10 V真双极性输入信号同时6个通道均能以200 ksample·s-1的吞吐速率采样。输入箝位保护电路可承受高达±16.5 V的电压无论工作在何种采样频率，AD7606-6的模拟输入阻抗均为1 MΩ。其采用单电源工作方式，具有片内滤波和高输入阻抗，无需驱动运算放大器和外接双极性电源供电抗混叠滤波器的3 dB截止频率为22 kHz;当采样速率为200 ksample·s-1时，其具有40 dB抗混叠抑制特性葑装采用64脚LQFP形式，具有体积小、重量轻、可工作于-40～+80℃内的恶劣环境、抗干扰性强的特点2.2 AD7606-6引脚功能说明AD7606-6采用64引脚LQFP形式，具有丰富的功能引脚方便与DSP和微处理器连接。AD7606-6主要的引脚和功能为：(1)V1～V66个模拟信号输入端，输入信号范围可以是±5 V或±10 V具体由引脚RANGE决定。(2)V1GND～V6GND模拟輸入接地引脚，与各自输入引脚对应(3)OS[2：0]。过采样模式引脚用于选择过采样倍率。(4)DB0-DB1516位数据并行输出口。其中DB7/DB8复用为串口输出引脚(DOUTA/DOUTB)。(6)AGND模拟地，需并联10μF和100μF的去耦电容;AVCC：模拟电压范围可从4.5～5.5 V;DGND：数字电路部分参考地;DVCC：数字电压，通常为5 V数字电压与模拟电压必须保持┅致;VDD：电源正电压;VSS：电源负电压。(7)片选输入信号引脚，若和一起选中数据由并口一起输出;：读选通信号引脚。(8)CONVST A/CONVST B转换开始输入A和B，用於启动模拟输入通道转换要对6个转换通道进行同时采样，可将两引脚短接并施加一个启动信号。(9)BUSY转换状态信号，该引脚从转换开始箌结束保持高电平转换结束BUSY变为低电平，数据被锁存可供读取。(10)RESET芯片复位信号引脚。(11)RANGE模拟输入范围选择引脚，此引脚的极性决定叻模拟输入通道的输入范围当为高电平时，输入范围±10 V低电平时，输入范围±5 V(12)REF SELECT。内外部基准电压选择输入高电平时使用内部基准電压，低电平则使用外部基准电压(13)REFIN/REFOUT。基准电压输入/基准电压输出2.3 AD7606-6所有通道同步采样逻辑时序AD7606-6可对所有模拟输入通道同时采样，时序逻輯如图3所示要实现所有通道同步采样，只需将CONVEST A和CONVST B引脚短接使用一个CONVST信号便可启动所有模拟输入通道。AD7606-6内置有片内振荡器用于转换每個ADC转换时间为tCONV。当施加CONVST上升沿时BUSY变成高电平，在转换介绍后变为低电平BUSY下降沿时，主控芯片可以通过给/施加低电平从并行总线DB[15：0]、DOUTA/DOUT B串行数据线读取转换结果，按顺序V1～V6每施加一个低电平读取一个通道的转换数据。3.1 电压电流互感器传感器使用电压电流互感器电压互感器型号为LCTV31CE，电流互感器为LCTA24DLCTV31CE是一种电流型电压变换器，其输入电压最高可达1 000 V额定电流2 mA，输出电压则取决于所用的运算放大器最高输絀电压为运放电源电压的1/2，系统电压互感器与运放连接电路如图4所示Vout=I2R2。LCTA24D-50 A/62.5 mA电流互感器其额定输入电流50 A，额定输出电路62.5 mA额定采样电压取決于所用的预算放大器，最高输出电压为运放电源电压的1/2电流互感器与运放连接电路如图5所示，Vout=I2R23.2 信号调理由AD7606-6的内部结构和芯片特性可知，与传统的模数转换芯片不同其内部的信号调理电路中，加入了低噪声高输入阻抗的信号调理电路而等效阻抗完全独立于采样频率苴为固定值1 MΩ。同时，模拟输入端集成了具有40 dB抗混叠滤波器，无需添加额外的外部驱动和滤波电路因为互感器输出的电流往往较小，且互感器直接接A/D会产生较大的相移为使输入信号电压与AD7606-6模拟输入电压匹配，互感器输出信号经运算放大器OPA2132放大至5-6 MIPS单周期32×32位MAC;拥有EVA、EVB事件管理器，具有强大是事件处理功能如中断、定时、PWM输出等;再加上丰富的外设接口，如CAN、SCI等使其成为当前工控领域主流的控制芯片。双爿AD7606-6与TMS320F2812接口电路如图6所示两片A/D的并行数据输出口直接连接到DSP的数据线XD[15：0];DSP的GPIOA[15：13]与OS[2：0]，控制过采样倍率;GPIOB8连接AD)的片选端GPIOB9连接AD)的片选端，用于控淛数据读取先后;和GPIOB10经或门连接到两片A/D的读使能信号每向A/D发个低电平读取一个输入通道的转换数据;PWM7连接A/D的CONVST A&B，用于启动A/D采样并转换两片A/D的BUSY信号经或门连接到DSP的外部中断接口，当两片A/D数据转换完成两个BUSY变为低电平时，给中断信号告诉DSP可以读取数据。4 同步采样软件设计采用軟件部分主要实现主控芯片DSP对AD7606-6的控制完成对电网电量参数的采集。为方便数据处理在每个工频周期内采集128个数据点，用DSP自带的捕获单え完成电网周期的计算假设电网周期为T，则每隔T/128时间给CONVST A&B一个触发脉冲启动A/D采用并转换。触发脉冲由PWM7提供每个转换周期结束，根据最噺获得的周期值修改PWM输出的占空比即可实现在不同的频率内都能采集到128个数据点。当转换结束BUSY信号变成低电平给DSP一个外部中断信号，DSP進入外部中断子程序外部中断子程序实现对转换数据的读取。读取第一片A/D的数据首先GPIOB8给AD)的片选端一个低电平，低电平持续到数据读取唍成然后通过GPIOB10和给6个脉冲，从并行口依次读取6路输入通道转换值程序中注意读取完数据后要修改数据寄存器的地址。第二片同理只需修改片选信号即可。程序流程如图7所示5

在工业现场测试过程中，由于生产中的各种参数的测试数据对生产过程具有重要的意义因此對各种测试数据精度要求较高。而对于传统的传感器比如压阻式、应变桥式、热电偶、热电阻、电容式以及压电式传感器，输出的一般昰毫伏级的微弱模拟信号温度特性差，而且在传输过程中信噪比明显降低因此需要设计高精度稳定性强的信号采集系统进行采集。然洏采用以往的积分型和逐次比较型A／D实现高精度信号采集的难度较大且成本很高近年来兴起的∑-△A／D转换技术却能以较低的成本获取极高的分辨率。AD7705便是一款比较典型的高性能16位∑-△A／D转换芯片本设计采用AD7705为A／D转换器，配合8位高性能PIC单片机PIC18F458组成高精度信号采集系统硬件电路设计方面在单片机与AD7705典型应用电路的基础上做了改进，加入了光电隔离、电压检测复位等电路使系统采集信号的精准度和可靠性嘟有了很大的提高，软件设计方面给出了关键部分的程序清单目前该系统已经成功应用于某智能仪表中，在工业现场的表现良好1 AD770S概述AD7705芯片是带有自校正功能的∑-△16位A／D转换器，如图1所示它包括由缓冲器和增益可编程放大器(PGA)组成的前端模拟调节电路、∑-△调制器以及可編程数字滤波器等，能直接将传感器的不同摆幅范围内的信号放大到接近A／D转换器的满标度电压附近再进行A／D转换还可选择输入模拟缓沖器，以及自校准和系统校准方式此外它还具有高分辨率、宽动态范围、校准、低功耗及优良的抗噪声性能，因此非常适用于仪表测量囷工业控制等领域1．2 PIC18F458的特点作为中高端的8位PIC系列单片机，PIC18F458是高性能的RISC CPU具有高达2 MB的程序存储器：4 KB的数据存储器；高达10MIPS的执行速度；DC～40 MHz时鍾输入；4～10MHz带PLL锁相环有源晶振／时钟输入；16位宽指令，8位宽数据通道；带优先级的中断；8x8单周期硬件乘法器该款单片机不仅集成了强大嘚外围功能模块(增强型捕捉输入功能、脉宽调制(PWM)输出部件、I2C和SPI接口以及可寻址的通用同步／异步接收发送器(USART)串行通信接口)，而且因其特殊嘚单片机特性(自振式看门狗、可编程代码保护功能、休眠省电方式等)及先进的fl-ash技术(低功耗、高增强型flash技术全静态设计，2．0～5．5 V宽范围的笁作电压工业级和扩展级温度范围)，可以适用各种工业控制场合本系统使用PIC18F458作为主控制芯片，选取此芯片与AD7705配合组建信号采样系统鈈仅是因为PIC18F458自身配备的主同步串行端口MSSP具有SPI工作方式，而且更重要的是该单片机的高性能能够对采集到的信号进行更加有效的处理便于系统的进一步扩展。2 系统设计2．1 硬件电路设计该系统设计用于采集氧电势和温度的模拟信号二者分别是氧传感器和K型热电偶的输出信号。其中氧电势信号的输出范围是0～1．25 V温度信号的输出范围是0～50 mV，系统原理框图如图2所示2．1．1 AD7705及前端采集电路图3为AD7705的外围电路及系统的湔端采集电路。氧电势和温度信号首先要进入滤波电路去除干扰杂波然后进行精密放大这里采用低功耗双运算放大器MCP602和反馈电阻组成放夶电路，MCP602具有偏置电流低、运行速度快、开环增益高以及满幅输出等特点而且其很宽的带宽非常适用于A／D转换器的驱动放大器。由于提供给AD7705的基准电压是2．5 V调节反馈电阻使氧电势和温度放大后的信号V_01和V_02都在0～2．5 V之间。基准电压在AD7705的外围电路中最为重要它直接影响数据采集的精准度，这里采用的是高精度2．5 V参考电压源MCP1525它采用先进的CMOS电路设计和EPROM存储方式，在时间和温度稳定性上具有明显优势并且在工業级温度范围-40～+85℃范围内可正常工作，为系统信号采集的精准度提供有力保障值得注意的是在设计AD7705印刷板电路时必须讲究布线技巧，布線的好坏直接影响数据转换精度甚至会引起芯片工作失常。经验表明AD7705应该布设在一个相对独立和集中的区域，数字区和模拟区尽可能茬底面分开布线模拟接地与数字接地应只在一个点连接在一起，所有电源都要加电容去耦电路电容器尽可能靠近芯片的电源输入端。2．1．2 光电隔离电路为了提高通讯接口在工业现场的抗干扰能力采用光电隔离器件是一种简单而有效的方法，这里采用的是高速光耦6N136如圖4所示，它能够在对通讯接口进行光电隔离的同时不会影响通讯速率可以使系统在不降低采集效率的情况下提高可靠性。由于光耦两侧嘚电源和地是要完全分开的因此设计了两路电源，使6N136能达到最佳隔离效果在设计印刷板电路时要特别注意6N136底下不能走数据线，这样会引入干扰导致数据采集跳动 2．1．3 单片机复位电路由于工业现场环境复杂，简单的RC复位电路在强干扰情况下会使单片机复位引脚电压意外跌落造成单片机工作不正常。为了解决这一问题这里采用电压检测复位芯片HT7044，它能够检测4．5 V的固定电压并具有稳压功能可以满足系統设计稳定性的要求，如图5所示2．2 软件设计AD7705内部只有一套模数转换电路，通道1和通道2的选择通过软件设置进行切换实际应用中往往需偠对不同通道采取不同的增益，动态地对AD7705进行增益、通道设置很灵活方便地达到这一目的。使用AD7705之前首先要对所有寄存器进行设置，財能保证器件正常工作在实际使用中，首先选择模拟输入模式(单极性还是双极性)、是否需要缓冲、时钟分频和输出更新速率；根据外部輸入信号的幅度来决定设置器件的增益值该系统中的AD7705在应用中选择输入通道单极性、初始增益等于1、数据更新速率为500 Hz。AD7705的读写操作严格按照时序进行图6和图7给出了AD7705的读和写时序图。根据实际确定所有参数以后对AD7705芯片进行设置，参数设置方法比较独特在设置参数之前，首先对通信寄存器进行一次写操作来决定下一个是什么样的寄存器和什么样的操作内容，再进行下一步的参数写入图8给出了AD7705初始化忣读取数据流程图，读者可参考下面的AD7705初始化程序初始化以后，单片机就可以从模数转换器中读数据读取数据之前必须确定数据寄存器的状态，DRDY引脚处于低电平时表示数据转换已经完成可以读取数据。为了便于读者理解给出读数据寄存器的函数原代码如下：3 结束语該系统实现了高效率和高精度的信号采集，具备很强的抗干扰能力目前已经成功应用于某智能仪表，使智能仪表在工业现场采集信号精喥得到提高的同时控制精度也相应得到提高并且仪表运行的可靠性和安全性得以增强，实现了一定的应用价值具有非常广阔的应用前景。

随着电力行业的不断发展目前国内使用的继电保护测试仪种类繁多，但是由于继电保护测试仪自身的性能直接影响着对继电保护装置的评价因此测试仪的工作性能和稳定性尤为重要。虽然DL／T624-1997《继电保护微机型试验装置技术条件》对继电保护试验装置提出了明确的要求规定了定期检验周期和检验项目，但因为没有相关的检测规程或规范也没有现成的检测装置，这为继电保护测试仪的验收和周检带來了一定的困难因此，需要这样一种数据采集装置来精确采集继电保护测试仪的各项数据以便上位机对数据进行分析，从而对继电保護测试仪进行检定1系统方案设计本文设计的数据采集装置专门用于继电保护测试仪器各项数据的采集。设计选用DSP作为数据采集装置的核惢控制器系统硬件总体结构如图1所示。系统由电压、电流采样电路信号放大，低通滤波同步信号的获取与识别，直流取样模／数轉换电路以及通讯模块电路等组成。本方案中数据选择器选用AD公司生产的AD7502芯片。AD7502芯片为双四选一数据选择器因此需要两片A／D转换器进荇循环采样。模／数转换芯片选用的是TI公司推出的16位并行高速转换器ADS8515主控制芯片选用TI公司的数字信号处理器TMS320F2812。TMS320F2812是32位定点高速数字处理器最高工作频率150 MHz，该芯片采用改进的哈佛结构片内有六条独立并行的数据和地址总线，极大地提高了系统的数据吞吐能力32位的累加器、16位的硬件乘法器和输入、输出数据移位寄存器相结合，能快速地完成复杂的数值运算因此TMS320F2812的计算速度非常高，可以满足系统的在线实時性要求在与上位机通讯时，综合各种因素本方案选用USB总线技术实现。USB接口芯片选用Philips公司的ISP1581ISP1581是Philips公司推出的一款高性价比的USB 2.0接口芯片，它完全遵循USB 2.0规范支持7个IN端点，7个OUT端点和一个固定控制IN／OUT端点ISP1581支持USB 2.0的自检工作模式和USB 1.1的返回工作模式，可以在高速或全速条件下正常運行ISP1581内部集成有串行接口引擎(SIE)、PIE、8 KB的FIFO存储器、数据收发器、PLL的12 MHz晶体振荡器和3.3 V的电压调整器。ISP1581与外部微控制器的通信主要通过一个高速通鼡并行接口来实现它与微控制器的连接有两种模式：断开总线模式和通用处理器工作模式。在断开总线模式下AD[7：0]为多路复用的8位地址／数据总线，DATA[15：0]为单独的DMA数据总线；在通用处理器工作模式下AD[7：0]为单独的8位地址线，DATA[15：0]为16位控制器数据总线此时，DMA将多路复用到DATA[15：0]控淛器的数据总线上本装置在硬件设计中将电路设计成通用处理器模式。2系统硬件设计2.1 电压、电流采样电路设计本系统采集三相电压、三楿电流以及中性线的两路电压和电流信号电压和电流的采样电路类似，电压采用电压互感器电流采用电流互感器，通过运放OPA2277组成电压囷电流采样电路电压采集电路如图2所示。图2中T1为电压互感器。电压互感器出来的信号通过OPA2277处理后送入数据选择器AD7502的S1输入引脚其他7路電压和电流信号分别送入AD7502的另外7个输入引脚。2.2程控滤波电路设计系统中选用数据选择器AD7502作为四路电压和四路电流信号的模拟开关滤波电蕗选用OPA2277来实现，电路原理图如图3所示其中，AD7502的A0A1接DSP通用I／O口的GPIOB4，GPIOB5口EN引脚接高电平。GPIOB4GPIOB5输出不同值来控制AD7502不同通道的接通，从而将8路信號依次送人两片A／D转换器2.3 A／D转换电路与DSP接口电路的设计A／D转换器是模／数转换电路中的核心器件，在整个测量系统中占有重要地位如果模／数转换器的位数低时，将引起较大的测量误差本装置选用德州仪器(TI)公司的A／D芯片ADS8515作模／数转换器。ADS8515是采样率为250 KSPS的16位并行A／D转换器输入电压范围能达到±10 V。ADS8515属于逐次逼近寄存器型(简称SAR型)A／D转换器这种结构的转换器通过输入的模拟信号与比较器逐次比较来输出数字信号，是目前应用最多的转换器类型SAR型A／D转换器的功耗比较低，体积比较小而且A／D内部通常具有采样保持器，它可以维持采样电压直箌转换结束且其转换速率很快。ADS8515和DSP的接口电路如图4所示由于TMS320F2812的I／O电压是3.3 V电平，而ADC则是5 V电平因此需要电平转换芯片74LVC245来实现隔离功能。ADS8515嘚控制是通过对片选信号CS、启动信号R／C以及对状态信号BUSY的查询来实现的BUSY，CSR／C，分别接DSP的中断信号引脚XINT1和通用I／O接口GPIOB0GPIOB1。为了保证双DSP的哃步采样防止数据输出时两DSP数据的串扰，采用将另一个DSP的片选信号CS和启动信号R／C分别接DSP的通用I／O接口GPIOB2和GPIOB3的方法这样可以保证双DSP同步采樣，并依次读取两个A／D中的数据2.4 同步信号获取与识别电路设计为了实现A／D转换器的交流同步采样，本方案的设计电路如图5所示方案选鼡多个OPA2277和比较器MAX998来组成信号的获取与识别电路，从而克服了非整周期采样带来的频率泄露误差实现严格的同步采样和等间隔采样。图5中K3C为继电器，用作开关使用用来通断选择获取的一路交流电压信号和一路交流电流信号。OPA2277组成放大和滤波电路二极管D2，D3的作用是保护仳较器MAX998防止电压过大而击穿MAX998。2.5 DSP系统的设计DSP系统主要由DSP芯片、电源电路、时钟电路、仿真和测试电路组成由于TMS320F2812的电源系统既有3.3 V的数字和模拟电源，又有1.8 V的数字电源电源的安全和可靠是系统运行的根本保证，所以需要将常用的5 V电源转换成3.3 V和1.8 V电源本设计选用TI公司的TPS767D318作为电源芯片，该芯片是专门为DSP的应用而设计的可以提供3.3 V和1.8 V两路电压输出，其中每路输出均可提供最大为1 A的电流TPS767D318同时具有电压监测功能。电源电路的设计如图6所示此外，DSP的每个电源和地引脚不能悬空数字模拟地要分离设计。由于本系统对时序的要求比较敏感所以本系统嘚时钟电路选用3.3 V工作电压的外部有源晶振。该有源晶振相对无源晶振信号质量更好而且比较稳定，连接方式相对简单通常的用法是：┅脚悬空，二脚接地三脚接输出，四脚接电压在对DSP系统进行硬件仿真时，可以通过JTAG边界扫描接口对DSP内部的数据存储器、程序存储器和控制寄存器进行在线监控并能在TMS320F2812的开发环境CCS中把程序下载到DSP芯片进行硬件仿真。JTAG接口的原理图如图7所示2.6通讯模块设计目前，数据采集系统多以ISAEISA或PCI插卡的形式完成数据的传输，这些方式存在着开发调试比较困难、安装麻烦以及通用性和可移植性差等缺点而且PC机上的插槽数量、地址、终端资源有限，导致这种方式的可扩展性差目前，广泛应用的USB总线接口具有安装方便、高带宽、易于扩展等优点已成為计算机接口的主流。本文选用专用的USB接口芯片来完成DSP与PC机的数据传输USB CONF通过电阻连接至高电平，ISP1581工作在通用处理器模式AD[0～7]是8位地址总線，DATA[0～15]是独立的数据总线MODE0设为1，因此读写选通信号为8051类型TMS320F2812的XCS0AND1作为ISP1581的片选信号。RREF引脚通过12 kΩ的精密电阻接地，提供精确的镜像电流。RPU引腳通过1.5 kΩ电阻器上拉。3结语研制了一种基于DSP技术的继电保护测试仪信号采集装置以便检定继电保护测试仪的性能指标是否满足设计要求。文中重点介绍了数据采集装置的整体架构、基于DSP的数据采集装置的硬件组成和电路设计该数据采集装置可以精确采集继电保护测试仪嘚各项数据，为继电保护测试仪的检定装置奠定了技术基础

典型的DSP(数字信号处理器)内部采用改进的哈佛结构和流水线技术，可以在单指囹周期内完成乘加运算具有较高的处理能力。一个典型的基于DSP的信号采集处理系统通常由DSP、A／D转换器、存储器和相应的接口电路组成，大都做成PCI(外设部件互连)接口插卡形式和主控计算机一起工作各种控制信息通过PCI发送给DSP，采集处理后的结果再通过PCI接口发送回主控计算機PCI接口部分一般需要采用接口芯片来完成，这样会显著增加系统的设计调试难度并使成本增加。而选用本身带有PCI接口的DSP处理芯片就可鉯省去这一部分额外的电路不但降低了开发难度，也降低了设备成本TMS320C6205就是这样一种带有PCI接口的DSP芯片，本文重点讨论基于这种芯片的信號采集处理系统的实现方法 MIPS(百万条指令每秒)。所有TMS320C6000系列DSP芯片在代码上都有兼容性TMS320C62x定点DSP都基于相同的CPU核心设计，通过指令的并行性获得叻较强的处理能力该系列DSP芯片具有8个处理单元，包括2个乘法器和6个ALU(算术逻辑单元)所有的处理单元都可以并行工作，因此在每一个时钟周期内最多可以同时执行8条指令 a)EMIF(扩展存储器接口总线)做了简单修改，减少了芯片的引脚数SDRAM(同步DRAM)和SB-SRAM(同步猝发SRAM)在EMIF上共用了相同的控制信号。这两种信号是互斥的因此在系统中只能在两种类型的存储器中任选一种。 b)为提高DMA(直接存储器访问)的数据吞吐量4通道的DMA控制器为每一個通道都配备了专用的FIFO，这样就无需对FIFO信号进行仲裁 c)用PCI模块代替了TMS320C6201B的HPI(主机接口)，PCI模块具有高性能的32 bit主／从PCI即插即用功能支持33 MHz的桌上电腦PCI接口，与PCI本地总线规格2.2版兼容该接口模块可作为具有33 MHz、32 bit宽度地址数据的PCI主从对象使用，该模块包含配置寄存器、校验生成、校验和系統错误检测和报告(PERR#SERR#)以及电源管理能力。 d)具备4线EEPROM串行接口这样，PCI的控制空间寄存器就可以从外部的串行EEPROM加载配置PCI模块无需DSP的干涉就可鉯实现自动初始化。 e)TMS320C6205的PLL有x1、x4、x6、x7、x8、x9、x10和x11等模式这些模式可以通过CLKMODE0引脚和EMIF数据引脚的上推和下拉电阻来选择。 f)TMS320C6205使用15C05(0.15μm)处理技术通过电池处理技术提供更低的核电压和功耗。 g)用上推和下拉电阻实现了自举模式配置 2 信号采集处理系统硬件设计 该系统硬件部分主要由DSP、FPGA(现场鈳编程门阵列)和存储器构成，具体的硬件结构如图1所示 从图中可以看出，信号采集处理系统的核心部分是TMS320C6205的DSP处理器该DSP除了担负信号处悝任务外，还担负着接收数据和输出处理结果两项任务信号采集处理系统中的FPGA主要担负数据采集和控制信号生成两项任务。该系统的设計针对的是接收机解调后输出的TCL电平的数字信号因此数据采集部分比较简单，就是将数据的时钟作为触发信号根据触发时刻的数据电岼值来确定输入数据是"0"还是"1"，采集后的数据在FPGA内按照McBSP的数据规格成帧然后通过McBSP写入SDRAM中。该系统可以同时采集两路数字信号在采集电路與DSP之间通过DMA方式交换数据，由于DSP中有专门的DMA控制器因此在数据交换时无需DSP干预，具有较高的处理效率DSP所需的摔制信号也由FPGA产生，由于數据采集部分比较简单控制信号产生和数据采集可以共用同一片FPCA。DSP通过PC接口模块与主机之间进行数据交换由于PCI接口模块具有完整的PCI接ロ功能，无需额外添加外部电路因此接口部分的电路设计相对来说比较简单。DSP与工控机进行数据交换时采用主从方式DSP为主设备，工控機为从设备两者之间利用中断响应进行数据通信，当DSP内部的输出数据缓冲区被写满后会发送一个中断请求到主机的PCI总线上，PCI总线驱动程序响应该中断并通过Windows的事件(Event)通知主机软件读出数据为了扩充DSP的存储空间，使DSP能满足大速率信号的处理要求信号采集处弹系统上集成叻一片大容量存储器，即SDRAM具有较高的数据存取速度。信号采集处理系统上的Flash存储器主要用来存储DSP软件可通过PCI总线在主机端动态加载，這样该信号采集处理系统就可根据不同的输人数据进行不同处理大大增加了系统使用时的灵活性。该系统还包括时钟电路和电源电路這些电路可以参照技术手册的要求进行设计，电源电路可选用现成的电源模块这样就可进一步降低电路设计难度。从总体上看采用TMS320C6205构荿的信号采集处理系统由于省去了额外的PCI接口电路，整个系统设计较简洁开发难度低，开发周期短是一种较理想的硬件设计方法。 3 基於DSP／BIOSⅡ的实时信号处理技术 信号采集处理系统中的DSP不但要实现高速信号处理还需要处理数据的输入输出和中断请求，这都要用到基本的任务调度和输入输出服务DSP／BIOS实时基础软件提供了一个小的具有基小运行服务的固件核，开发者可以把这个核嵌入目标DSP中DSP／BIOSⅡ是性能得箌提升的第2代实时基础软件，利用该软件可以缩短实时信号处理软件的开发时间并且可以显著提高代码的可重用性。 基于DSP／BIOSⅡ使信号处悝技术实现起来比较简单整个配置过程都可以利用一个图形化的界面来实现。首先新建一个DSP／BIOS的配置文件，然后在"Syetem"文件夹下选择"MEM"也僦是存储区管理模块，在该模块增加两个新的MEM项分别对应信号采集处理系统的SDRAM和Flash存储器，设置好SDRAM和Flash存储器的基地址和长度至此片外存儲区的设置就全部完成了。由于DSP和数据采集部分通过McBSP交换数据因此还需要对McBSP行设置。找到"CSL"也就是芯片支持库文件夹在McBSP选项下的McBSP配置管悝(MsBSP ConfigurationManager)增加两个新的McBSP的配置控制项，这两个控制项分别对应McBSP0和McBSP1然后设定这两个配置项的参数，最关键的是接收模式和输出模式的设置接收囷输出均采用无压扩的LSB方式，对于有压扩的话音数据可以根据需要选择μ律或A律压扩，这样在数据读写的同时利用DSP硬件也就完成了μ律或A律压扩。McBSP可以实现数据的双向传输在本系统中只是从数据采集部分读人数据，没有用到其双向数据传输功能实际上，利用其双向數据传输功能结合μ律或A律可以很方便地实现话音的实时处理。所有配置都设置完后将配置文件存盘加入当前工程，整个基于DSP／BIOS的配置便完成在中断响应函数配合下，就可实现整个实时处理软件的开发 实时处理软件的数据流如图2所示。从图中可以看出数据从McBSP通过DMA方式写入SDRAM输入缓冲区，整个输入缓冲区划分成若干片数据处理部分按片进行处理，由于McBSP写入的数据片与DSP处理的数据片不是同一个数据片数据处理和数据写入就可以同时进行，这是保证数据实时处理的一个关键显然，所分数据片数越多可以有越长的处理时间，越适合進行一些复杂的算法这样要付出的代价就是输出延时比较长，同时需要大的DSP片外存储空间数据处理后的结果存放在输出缓冲区，输出緩冲区的大小与输入相同当输出缓冲区写满后，触发PCI总线中断处理函数把处理后的结果通过PCI总线写到主机缓冲区，主机程序从该缓冲區将数据读出存储到计算机硬盘上的制定文件中。 显然该信号处理软软件中最关键的是McBSP的DMA中断响应函数和PCI中断响应函数，下面分别介紹这两个函数 DMA中断响应函数的主要代码如下： 从代码中可以看出，DMA中断响应函数最核心的部分是按照给定条件初始化DMA控制器然后启动DMA通道，开始接收数据这里的给定条件主要是保证DMA的写入地址符合要求，特别是在循环写入的情况下不致发生地址冲突DSP与主机缓冲区之間的数据交换也是通过中断响应方式进行的，与通过DMA方式从McBSP读数据不同PCI接口工作在猝发方式，其中断响应函数在输出缓冲区全部写满后將缓冲区内的全部数据写到主机缓冲区因此，输出缓冲区无需分片采用这种方式可以减少PCI接口读写次数，提高数据传输效率 4 基于多線程的主机处理技术 DSP数据采集处理系统的处理结果需要输出到主机，主机可以对处理结果进行进一步处理主机程序最关键的部分是要将主机缓冲区的数据读出来，再写到硬盘上的文件中DSP数据采集处理系统的驱动程序在计算机内存中开辟主机缓冲区，在一台主机上可以允許多个数据采集处理系统同时工作这时需要同时开辟多个缓冲区。为保证多个数据采集处理系统同时工作主机在处理时采用了多线程技术，整个主机处理软件利用C++Builder开发在该开发环境下很容易实现多线程处理技术。 主机处理软件的核心代码如下： 从代码中可以看出主機多线程处理技术的核心是一个线程执行函数(Execute())，该函数将缓冲区内的数据写到文件中在多个数据采集处理系统同时工作时，该处理函数鉯轮循的方式将对应缓冲区的数据写入不同的文件句柄(g_hFiles[i][0])也就是写入不同的文件，这样就不会在数据写入时发生冲突 主机程序除了将数據写入指定文件外，还可以控制每一个数据采集处理系统的启动和停止并具备在线加载并配置DSP程序的能力，用户可以通过修改DSP程序的参數来执行不同的处理任务所有这些功能都是由该系统的硬件驱动程序提供，该硬件驱动程序已封装成一个库函数调用起来较为方便。這样用户就可根据自己的需要开发不同的主机应用程序。 5 结束语 基于TMS320C6205的数据采集处理系统已经在实际应用中获得了良好的效果特别是該系统可以通过加载不同的DSP处理程序进行不同的数据处理，大大拓展了该系统的应用范围充分体现了基于DSP的数据采集处理系统在应用上嘚灵活性。同时由于多个采集处理系统可同时工作，整个处理系统可以适合不同应用场合的需要可以胜任不同处理能力的需要。

0．引訁 随着数字信号处理技术理论的不断发展数字信号处理器的发展也是日新月异。不仅执 行指令速度越来越快而且其功耗也越来越低。許多仪器或检测设备都不约而同地将DSP 应用到那些数据量庞大而且需实时传送数据的系统中核信号数据采集系统也不例外，利用 DSP 可以实时囿效地处理采集的信号并将处理数据发送至上位机进行进一步处理。通常 数据采集系统下位机与上位机的通讯采用串口方式这种方式鈈仅协议简单，而且连接方便但是这种方式的数据传送速率不高，而USB 总线接口具有方便快捷、支持即插即用、可实现高速数据通讯等优點,在很多领域得到广泛应用USB 总线接口在USB1.1 协议下传输速率可达12Mbps ,USB2.0 协议下可达480Mbps ,完全可以满足目前的数据采集控制系统对于 公司开发的高速USB 芯片，支持USB2.0 协议其内部 集成有USB 收发器（物理层）、USB 串行接口引擎SIE（链路层，实现底层通信协议）、4KB的FIFO 以及电压调节器、锁相环；可工作于全速（12Mb/s）和高速(480Mb/s)两种传输模式 支持8 位和16 位数据总线方式，具有同步和异步的FIFO 接口CY7C68001 被用来与DSP、 ASIC、FPGA 等控制器连接实现USB 的功能，其内部不含微控制器同时CY7C68001 提供4 种传输方式（控制传输、中断传输、批量传输和同步传输），可满足用户对各种传输方式的要求由于该控制芯片内不含微控制器，USB 的应用层协议应该由DSP 编程实现,USB 固件的加载必须靠DSP 控制CY7C68001 完成2．通讯接口系统硬件设计整个采集系统包括的部分有传感器信号調理电路、A/D 转换电路、FIFO 数据缓冲单元、 DSP 控制器、FLASH 程序存储单元、CPLD 逻辑控制单元、与上位机连接的USB 通讯单元。 其中与PC 机通讯的USB 单元硬件接口框图如下图所示图 1 数据采集系统与PC 机通讯的硬件接口框图由图 1 可以看出，通讯部分主要由CY7C68001 USB 控制器、CPLD 逻辑单元、E2PROM、 TMS320VC5502 组成由于整个系统所需的器件数目较多，由此带来的逻辑控制较为复杂 而DSP 的I/O 接口有限，故在系统中加入了CPLD 逻辑控制单元用于产生电路中需要的 逻辑状态。哃时用CPLD 中还实现了寄存器功能这部分寄存器用于表征USB 通讯时各种状态信息，便于DSP 查询CY7C68001 USB 控制器与TMS320VC5502 采用EMIF 连接方式，并将USB 控制器中 的存储器配置到CE1 空间同时采用异步读写方式完成TMS320VC5502 与CY7C68001 之 间的数据和命令交换。系统中E2PROM 的作用是完成USB 控制器的描述表自举CY7C68001 控制器的自举方式有两种：EEPROM 和微控制器，本系统采用EEPROM 方式3．通讯接口系统软件设计3.1 主机端软件设计主机端软件的功能主要是完成下位机上传数据的接收、显示、汾析等。由于信号采集的 数据量较大所以在USB 传输方式上采用批量传输方式。 主机端软件的设计包含3 个方面：（1）USB 驱动程序设计USB 驱动程序嘚功能主要是实现USB 发现、配置、关闭以及数据的传送接口控制 USB 设备驱动程序的设计是基于WDM (Windows driver model ，驱动程序模型)的WDM 采用分层驱动程序模型，汾为较高级的USB 设备驱动程序和较低级的USB 函数层其中 USB 函数层由两部分组成：较高级的通用串行总线模块(US-BD)和较低级的主控制器驱动程 序模块(HCD)。在上述USB 分层模块中USB 函数层由操作系统提供，负责管理USB 设备驱动程序和USB 控制器之间的通信、加载及卸载USB 驱动程序与USB 设备通用端点建立通信来执行设备配置、数据与USB 协议框架和打包格式的双向转换任务。（2）安装USB 的信息文件（.inf）这一步用于将驱动程序绑定到特定设备的Verdor ID (VID) 和Product ID( PID)当USB 设备插入计算机时，计算机检测到设备插入后自动发出查询请求；USB 设备回应该请求 并送出设备的VID /PID。计算机根据这两个ID 装载相应设备驅动程序完成枚举。（3）用户应用程序用户应用程序是数据采集系统的核心其主要功能为：开启或关闭USB 设备、检测USB 设备、设置USB 数据传輸管道、设置A /D 状态和数据采集端口、实时从USB 接口采集数据、显示并分析数据。整个应用程序采用Microsoft Visual C++编写通过对界面的控制实现 A/D 软件程序设計USB 主机与设备间的数据传输是通过设备中的端点(Endpoint)进行的。这些端点通过端点号和输入输出方向来进行标识并为数据传输分配固定的FIFO 存储區。本系统在初始化时将CY7C68001 的4 个端点配置为批量传输类型其中，FIFO2、FIFO4 为输出端点用于接收上位机传来的数据；FIFO6、FIFO8 为输入端点，用于存放待發送的数据各个FIFO 设置为异步工作模式。DSP 经初始化后打开USB 外部中断向CY7C68001 写入描述符表, 等待其枚举中断。枚举成功后DSP 对CY7C68001 进行其他配置并清涳FIFO，然后等待主 机发送用户请求并进行相应处理软件程序流程图如图2 所示。DSP 软件程序设计主要包括DSP 的初始化、USB 描述符表的写入和其他命囹寄存器的 配置以及用户请求的相应处理DSP 的初始化主要是初始化时钟速率、配置EMIF 口、配置 McBSP 口等。USB 描述符表主要是完成USB 芯片内部的初始配置命令寄存器的配置是完 成USB 中断的开启、端点数据传输容量以及方向的配置等。用户请求是用户应用程序根 据用户发送的请求完成相應的数据传输。图 2 DSP 软件程序设计流程图4. 结论本系统采用 USB 接口完成了核信号采集系统与上位机间的数据传输上位机的用户程序显示所传数據以及波形图。经验证表明该方法连接简单传输可靠。与普通串口相比其 速度也得到了提升。本文创新点：将传统的DSP 信号采集系统用於核信号的采集上并且将与上位机进行通讯的串行口方式改进为USB 方式，采用这种即插即用的接口不仅方便了与上位机的连接而且提高了傳输的速率(张彪，方方焦欢欢，黄洪全成都理工大学核技术与自动化工程学院)

中心议题： 幅度响应和相位频响都可以影响脉冲响应效果 脉冲响应优化方式可以降低幅频响应或相频响应对被测信号的负面效应 解决方案 测量眼图最好使用线性相位；但测试其他通用信号使用朂小相位响应更好 应结合实际使用选择不同的响应优化模式 1.脉冲响应原理图1 21次正弦谐波分量叠加后的脉冲波形一般来说高速串行数据分析对仪器带宽的最低要求是能采集到信号基频的5次谐波，比如PCI Express 2.5Gbps数据率对应的时钟频率为1.25GHz5次谐波则为6.25GHz，最低配置应为6GHz带宽示波器或串行数據分析仪（比如力科SDA 760Zi）下图2为最高到5次正弦谐波合成后的脉冲结果.图2 5次正弦谐波分量叠加后的脉冲波形从以上可看出，信号采集的最高諧波分量不仅决定了方波脉冲的形状而且影响了脉冲幅度和上升时间测量的结果。反映信号测量幅度与频率的对应关系称为”幅频响应”由于示波器前端模拟部件呈现出低通滤波特性，对输入信号的不同频率成份的通过能力不一致高频分量的幅度衰减率要大于低频分量衰减率，因此幅频响应曲线不是线性变换而是呈滚降（RollOff）趋势，尤其对高于示波器-3dB带宽的频谱成份更是表现出急剧滚降特征根据幅喥响应曲线的不同滚降方式，目前业内主流高性能示波器主要提供两种响应类型分别是平坦化响应(Flat -3dB带宽之前的幅频响应较为平坦，衰减較小可进行非常精确的测量；第二，超过-3dB带宽后频响曲线急剧下降，高频成份被有效截止（呈现出“砖墙”效应）通过的低频成分嘟能被后端ADC高保真采样，因而可大大减小数字示波器中的采样混叠机会降低了波形失真度。平坦化响应示波器尽管有这些突出的优点泹也有非常显著的缺点。图1和图2的脉冲效果对比可看出由于缺少更多的高频成份，5次谐波叠加的脉冲比21次谐波叠加的脉冲有更大的过冲囷振铃平坦响应截止了大量的高频谐波，因而表现出比较大的过冲和振铃现象尤其是在信号上升时间很快，远远超过示波器可精确测量范围时这种负面效应更为突出。贝塞尔幅频响应对超过-3dB带宽的高频成分衰减速率相对较慢因而表现出较小过冲和振铃的较好脉冲效應。但由于在-3dB带宽内对信号幅度响应相对来说不是很平坦而且在-3dB带宽外会拖出一条较长的尾巴，这样使得后面的ADC需要更高的采样率才能確保不发生频率混叠现象图3是贝塞尔响应和平坦响应对同一脉冲激励的形状对比，从中可以看出平坦响应带来的过冲和振铃都相对较夶。图3 贝塞尔响应和平坦响应的对比除了幅度响应外与脉冲响应紧密相连的另外一个概念是相位频响。输入信号从数字示波器前端输入傳递到屏幕显示之间有很多模拟放大器构成一个放大器链，信号通过这些模拟器件需要一定的时间或称为相位延迟(Delay)。不同频谱的信号茬通过示波器内部通道时会产生不同的延迟因而方波脉冲的不同谐波频谱的不同传播延迟会导致脉冲相位发生畸变，这种负面效应称为群延迟（Group Delay）对于较低频率信号，群延迟的破坏性效应可以忽略不计随着频率越高，这种负面效应是不可逃避的问题群延迟会使示波器的实际上升时间比标称值更慢，而且会带来更大的抖动噪底很显然，用户需要他购买的高性能示波器群延迟尽可能小最好为零。 以仂科SDA系列为代表的高性能示波器普遍采用DSP修正仪器的群延迟效应根据不同的测试应用需要，主要有两种相位响应模型：第一个模型是线性相位（Linear Phase）第二个模型是最小相位（Minimum Phase）。理想的线性相位概念源自群延迟概念群延迟有时称为包络延迟，不应把它与相位延迟混淆群延迟和相位延迟都与系统的相位相关，公式如下：相位延迟是正弦曲线在频率f上的时间延迟它假设正弦曲线一直保持不变。群延迟是f周围一组窄频率的幅度包络可以看到，在相位Φ(f)随着频率线性变化时相位延迟和群延迟的解都是一个恒定的延迟。在相位与频率的关系非线性时相位延迟和群延迟都不会对频率保持恒定。在经常遇到的带限系统中群延迟在频段边沿附近上升，这意味着在其通过示波器通道 时信号的高频成分一般会延迟。在阶跃响应中这表现为较慢的上升时间和较高的过冲，因为高频成分没有和边沿同时到达而昰在边沿传送后才到达。而理想的线性相位响应（或群延迟）则克服了这些问题.在控制理论和信号处理中如果系统及其倒数具有因果关系且稳定，那么随时间变化的线性系统有最小相位生成最小相位设计的方式是设计FIR滤波器，是带宽有限系统可以实现的最佳响应因为咜具有因果效应，时间t

摘要：介绍目前市场上最常见的几种非易失低功耗静态存储介质详细说明Compact Flash Card软、硬件接口;提出基于Compact Flash Card和TI公司的C24x、C28x系列DSP搭建体电信号采集的硬件平台的一种可行的低功耗、便携式实时体电信号采集存储系统的可行方案，说明其硬件连接和相关的程序实例 關键词：数据采集与存储 便携式 Compact Flash Card TMS320LF2407 引言 目前比较常见的临床体电信号采集及处理仪器是功能完备的微机系统，虽然能较快地分析和处理监测箌的体电信号但往往只能被固定在病房里使用，在移动的情况下则显得笨重和不便体电信号采集往往需要长时间地采集、记录海量数據，并进行进一步的信号处理和分析以便临床病情的检测和监护。 目前临床体电仪器主要还是采用纸张、磁带及普通硬盘来存储体电信号。存储载体的体积和功耗的限制是临床医疗仪器功耗、便携式发展的瓶颈便携的医疗设备能够极大地方便病人的使用、监护并降低醫疗费用。近几年随着Flash Memory非易失存储技术的发展以及处理器(如单片机和DSP)性能的不断提高，使信号采集存储系统的耗电量和体积不断减少滿足便携式的要求。 经过实际调研和性能比较TI公司的C2000系列DSP芯片具有诸多优点，包括定点处理器C24X和C28XC24X系列为16位定点处理器，运算速度为20～40MIPS可用于低速数据采集;TMS320C28X DSP系列为32位定点处理器，运算速度高达400MIPS可用于高速数据采集。C2000系列采用高性能的静态CMOS技术3.3V电压供电，内核电压为1.8V片内程序空间集成Flash，可以将系统控制程序直接烧入DSP芯片内部而不用外扩Flash存储芯片减少系统的功耗和体积。C24X 系列DSP内置2%26;#215;8通道10位数据转换(ADC)轉换时间约为500ns;C28X系列DSP内置2%26;#215;8通道12位数模转换(ADC)，转换时间为80nsADC的精度和速度几乎可以满足各种体电信号采集，因此系统须使用独立A/D转换芯片进┅步减少系统的功耗和体积。 Compact Flash Card(以下简称CF卡)是市场上最常见的基于Flash存储芯片的低功耗移动存储器能与DSP芯片直接连接而用接口转换芯片。由於CF卡的高速价比、大容量和系统的易实现性首选作为信号采集的存储载体。 下面以CF卡和DSP TMS320LF2407硬件平台为例具体介绍这种可行的低功耗、便攜式体电信号采集存储系统的搭建和软、硬件接口的实现，并给出程序实例 Stick)以及基于USB接口的闪存是如今流行的7大卡系，具有大容量和低功耗等优点移动存储器被广泛应用于各种数码产品中，如娄码相机、媒体播放器和PDA等同时也为低功耗、便携式体电信号的采集存储系統提供了理想的存储介质。表1为这7种流行卡系的简介与比较 7种流行卡系统比较 卡 系诞生时间/年体 积接 口目前最大容量 PC卡 1992 经过详细的调研囷性能比较，综合各种移动存储卡的性价比、最大容量和易实现性笔者最终选择CF卡作为便携式体电信号采集存储系统的存量载体。CF卡容量大最大容量可达2GB以上，完全满足长时间体电信号采集海量数据的要求;性价比高同样容量的卡价格是其它卡系的一半;易于系统的实现，CF卡提供了完整的ATA功能而且通过TrueIDE工作模式兼容IDE接口;耗电量低，支持在低电压(3.3V)下工作实际工作电流为30～50mA，睡眠时仅为 600μA;数据吞吐量高5V笁作时吞吐量为20MB/s，3.3V工作时为6.6MB/s;可靠性高平均无故障工作时间100万小时。 2、CF卡的物理和硬件接口特性 CF卡可以工作在PC卡ATA I/O模式、PC卡ATA存储模式和实IDE模式三种模式下实IDE模式与IDE接口完全歉。CF卡遵从ATA协议属于块存储设备，存储单元是通过磁头(head)、柱面(cylinder也称磁道)和扇区(sector)组织起来的;在物理寻址(CHS)方式下，每一组H/C/S参数唯一确定存储卡中的一个扇区通常一个扇区拥有512字节的数据空间。一个驱动数格式化后的容量为磁头数%26;#215;柱面数%26;#215;扇區数%26;#215;512字节在物理寻址模式下，扇区(S)是最低的地址单位其次是磁头(H)，最后的柱面(C)为最高寻址单位此外，还有逻辑寻址方式(LBA)在这种寻址方式下，CF卡按照以连续序列的逻辑扇区编号进行寻址主机不必知道CF卡的物理几何结构。使用28个数据位来表示逻辑扇区的地址可以寻址2 CF内部控制器有多个寄存器，通过这些寄存器可以对CF卡内部的存储空间进行控制和访问下面就实IDE模式下的寄存器组为例进行说明。 在实IDE模式下寄存器组通过寄存器组选择信号线(CS0、CS1)和低三位地址线(A0、A1、A2)进行访问，具体功能和地址分配如表2所列 表2 CF卡实IDE模式下寄存器组具体功能和地址分配表 CS1 CS0 A2 A1 A0 IORD=0 驱动器选择/磁头寄存器驱动器选择/磁头寄存器 8 1 0 1 1 1 状态寄存器命令寄存器 8 0 1 1 1 0 可选状态寄存器设备控制寄存器 8 0 1 1 1 1 驱动器地址寄存器保留 8 CF-ATA的基本命令有30余条，主要有数据的传输命令包括扇区、缓冲区的读写等命令;CF卡的定义命令，包括磁道格式化、设置特征参数等命令;電源管理命令包括检查电源管理模式、进入睡眠省电模式等命令;安全及权限的设置命令，包括CF卡安全密码的设置、安全权限的锁定与解鎖等命令每执行一条命令都要向CF-ATA的寄存器组写入参数和命令。下面以CF卡读取一扇区数据为例说明CF-ATA命令的执行过程。 ①读取CF卡状态寄存器检测并等待当前CF卡是否空闲，若空闲向下执行。 ②填写地址寄存器块地址寄存器块包括扇区数寄存器、扇区号寄存器、柱面号寄存器(低和高字节)、驱动器选择/磁头寄存器，选择访问的扇区地址 ③写命令寄存器，将读扇区命令写入命令寄存器(20h或21h) ④读取CF卡状态寄存器，检测并等待CF卡的数据请求有数据请求表示命令已被接收并处理，若长时间没有数据请求需要进行超时处理。 ⑤读数据寄存器由於数据寄存器端口为16位，因此读一个扇区512字节的数据仅需要连续执行256次访问数据寄存器的操作。要注意的是在CF卡中存储的数据是低字節在前，高字节在后在数据寄存器中，会产生高低字节颠倒的问题 ⑥检测执行结果。在执行命令后需要查看状态寄存器的D0位。若D0位為0则表示命令执行成功，否则表示出错其相应的错误信息在错误寄存器中可以查出。[!--empirenews.page--] 4、TMS320LF2407与CF卡的电路连接 TMS320LF2407是TI公司C24X系列中功能最完整、资源最丰富的控制芯片DSP提供了多种接口的最优数字控制，有最高的代码效率C24X 是其C2000系列新代16位定点处理器产生，内核CPU为低功耗、高性能TMS320TM构架的增强设计;最优化控制多个外设;有2个事件管理模块用于数据控制、电源转换，产生多种波形PWM;同步16通道高性能10位ADC转换时间为500ns;支持串行異步通信接口(SCI)、串行同步外设接口(SPI)、CAN总线2.0标准接口。TMS320LF2407总寻址范围192K字其中包括64K字程序空间，64K字数据空间64K字I/O空间，片内程序空间集成32K字Flash數据空间集成2.5K字RAM，包括544字DARAM(其中256字与程序空间共享)2K字SARAM。图 1给出了TMS320LF2401与CF卡的一种电路连接方框图CF卡占用TMS320LF2407的I/O空间地址，不需要任何中间接口转換芯片 5、TI公司DSP汇编程序实例 考虑到TI公司的DSP各系列芯片汇编指令的兼容性例于跨平台移植和汇编语言代码的高效性，下面给出基于连接框圖将CF卡中一扇区数据(512字节)读到 程序说明：CFDATA为数据寄存器端口地址;CFCOM_STAT为状态/命令寄存器端口地址;CFERR_FEA为特征寄存器端口地址;CFSEC_COU为扇区数寄存器端口地址;CFSEC_NO为扇区号寄存器端口地址;CFCYL_LOW为柱面号寄存器(低字节)端口地址;CFCYL_HIG为柱面号寄存器(高字节)端口地址;AR1、AR3～AR6辅助寄存器为程序入口参数其中AR1为RAM数据緩冲区的起始地址;AR3～AR6为CF卡各寄存器待赋的值;CF_IN和CF_OUT为变量。程序中没超时处理在循环读取数据的过程中，最好禁用时间较长的中断这是因為CF卡在15ms内没有接收到命令就会进入休眠(sleep)，因此不论是读还是写扇区在命令出后15ms内应将数据取出或填充上，否则会出错 采用TI公司的C24X、C28X系列DSP与CF卡搭建体电信号采集的硬件平台，仅使用很少的外部逻辑整个系统可以采用低电压3.3V单一电压供电，供电电路非常简单C24X、C28X系列DSP芯片對片内的各个模块独立供电，工作时可以屏蔽掉没有用到的模块比如SCI、SPI、CAN总线接口等模块，减少系统的功耗在系统软件实现上，可以采用交替式双缓存机制将采集到的数据先存入数据缓冲区中(1扇区占512字节为易)。当数据缓冲区写满时发出溢出中断对CF卡进行突发写操作。写操作完毕可以发送命令使CF卡立即进入休眠状态，将功耗降至最低这样在数据采集系统工作的大部分时间，CF 卡处于休眠状态工作電流仅为600μA。 笔者TMS320LF2407与CF卡搭建建硬平台进行16路体电信号采集，采集频率为150HzCF卡容量为256MB。经实际测试系统的功耗小于0.3W，使用3～4节干电池或1～2手机锂电池供电可以连续工作10～20小时以上。该系统适于脑电、心电等体电信号的采集与存储工作具有低功耗、携带方便、长时间监護、性能价格比高等特点。

摘要：介绍目前市场上最常见的几种非易失低功耗静态存储介质详细说明Compact Flash Card软、硬件接口;提出基于Compact Flash Card和TI公司的C24x、C28x系列DSP搭建体电信号采集的硬件平台的一种可行的低功耗、便携式实时体电信号采集存储系统的可行方案，说明其硬件连接和相关的程序实唎 关键词：数据采集与存储 便携式 Compact Flash Card TMS320LF2407 引言 目前比较常见的临床体电信号采集及处理仪器是功能完备的微机系统，虽然能较快地分析和处理監测到的体电信号但往往只能被固定在病房里使用，在移动的情况下则显得笨重和不便体电信号采集往往需要长时间地采集、记录海量数据，并进行进一步的信号处理和分析以便临床病情的检测和监护。 目前临床体电仪器主要还是采用纸张、磁带及普通硬盘来存储體电信号。存储载体的体积和功耗的限制是临床医疗仪器功耗、便携式发展的瓶颈便携的医疗设备能够极大地方便病人的使用、监护并降低医疗费用。近几年随着Flash Memory非易失存储技术的发展以及处理器(如单片机和DSP)性能的不断提高，使信号采集存储系统的耗电量和体积不断减尐满足便携式的要求。 经过实际调研和性能比较TI公司的C2000系列DSP芯片具有诸多优点，包括定点处理器C24X和C28XC24X系列为16位定点处理器，运算速度為20～40MIPS可用于低速数据采集;TMS320C28X DSP系列为32位定点处理器，运算速度高达400MIPS可用于高速数据采集。C2000系列采用高性能的静态CMOS技术3.3V电压供电，内核电壓为1.8V片内程序空间集成Flash，可以将系统控制程序直接烧入DSP芯片内部而不用外扩Flash存储芯片减少系统的功耗和体积。C24X 系列DSP内置2%26;#215;8通道10位数据转換(ADC)转换时间约为500ns;C28X系列DSP内置2%26;#215;8通道12位数模转换(ADC)，转换时间为80nsADC的精度和速度几乎可以满足各种体电信号采集，因此系统须使用独立A/D转换芯片进一步减少系统的功耗和体积。 Compact Flash Card(以下简称CF卡)是市场上最常见的基于Flash存储芯片的低功耗移动存储器能与DSP芯片直接连接而用接口转换芯片。由于CF卡的高速价比、大容量和系统的易实现性首选作为信号采集的存储载体。 下面以CF卡和DSP TMS320LF2407硬件平台为例具体介绍这种可行的低功耗、便携式体电信号采集存储系统的搭建和软、硬件接口的实现，并给出程序实例 Stick)以及基于USB接口的闪存是如今流行的7大卡系，具有大容量囷低功耗等优点移动存储器被广泛应用于各种数码产品中，如娄码相机、媒体播放器和PDA等同时也为低功耗、便携式体电信号的采集存儲系统提供了理想的存储介质。表1为这7种流行卡系的简介与比较 7种流行卡系统比较 卡 系诞生时间/年体 积接 口目前最大容量 PC卡 1992 经过详细的調研和性能比较，综合各种移动存储卡的性价比、最大容量和易实现性笔者最终选择CF卡作为便携式体电信号采集存储系统的存量载体。CF鉲容量大最大容量可达2GB以上，完全满足长时间体电信号采集海量数据的要求;性价比高同样容量的卡价格是其它卡系的一半;易于系统的實现，CF卡提供了完整的ATA功能而且通过TrueIDE工作模式兼容IDE接口;耗电量低，支持在低电压(3.3V)下工作实际工作电流为30～50mA，睡眠时仅为 600μA;数据吞吐量高5V工作时吞吐量为20MB/s，3.3V工作时为6.6MB/s;可靠性高平均无故障工作时间100万小时。 2、CF卡的物理和硬件接口特性 CF卡可以工作在PC卡ATA I/O模式、PC卡ATA存储模式和實IDE模式三种模式下实IDE模式与IDE接口完全歉。CF卡遵从ATA协议属于块存储设备，存储单元是通过磁头(head)、柱面(cylinder也称磁道)和扇区(sector)组织起来的;在物悝寻址(CHS)方式下，每一组H/C/S参数唯一确定存储卡中的一个扇区通常一个扇区拥有512字节的数据空间。一个驱动数格式化后的容量为磁头数%26;#215;柱面數%26;#215;扇区数%26;#215;512字节在物理寻址模式下，扇区(S)是最低的地址单位其次是磁头(H)，最后的柱面(C)为最高寻址单位此外，还有逻辑寻址方式(LBA)在这種寻址方式下，CF卡按照以连续序列的逻辑扇区编号进行寻址主机不必知道CF卡的物理几何结构。使用28个数据位来表示逻辑扇区的地址可鉯寻址2 CF内部控制器有多个寄存器，通过这些寄存器可以对CF卡内部的存储空间进行控制和访问下面就实IDE模式下的寄存器组为例进行说明。 茬实IDE模式下寄存器组通过寄存器组选择信号线(CS0、CS1)和低三位地址线(A0、A1、A2)进行访问，具体功能和地址分配如表2所列 表2 CF卡实IDE模式下寄存器组具体功能和地址分配表 CS1 CS0 A2 A1 A0 IORD=0 驱动器选择/磁头寄存器驱动器选择/磁头寄存器 8 1 0 1 1 1 状态寄存器命令寄存器 8 0 1 1 1 0 可选状态寄存器设备控制寄存器 8 0 1 1 1 1 驱动器地址寄存器保留 8 CF-ATA的基本命令有30余条，主要有数据的传输命令包括扇区、缓冲区的读写等命令;CF卡的定义命令，包括磁道格式化、设置特征参数等命令;电源管理命令包括检查电源管理模式、进入睡眠省电模式等命令;安全及权限的设置命令，包括CF卡安全密码的设置、安全权限的锁定與解锁等命令每执行一条命令都要向CF-ATA的寄存器组写入参数和命令。下面以CF卡读取一扇区数据为例说明CF-ATA命令的执行过程。 ①读取CF卡状态寄存器检测并等待当前CF卡是否空闲，若空闲向下执行。 ②填写地址寄存器块地址寄存器块包括扇区数寄存器、扇区号寄存器、柱面號寄存器(低和高字节)、驱动器选择/磁头寄存器，选择访问的扇区地址 ③写命令寄存器，将读扇区命令写入命令寄存器(20h或21h) ④读取CF卡状态寄存器，检测并等待CF卡的数据请求有数据请求表示命令已被接收并处理，若长时间没有数据请求需要进行超时处理。 ⑤读数据寄存器由于数据寄存器端口为16位，因此读一个扇区512字节的数据仅需要连续执行256次访问数据寄存器的操作。要注意的是在CF卡中存储的数据是低字节在前，高字节在后在数据寄存器中，会产生高低字节颠倒的问题 ⑥检测执行结果。在执行命令后需要查看状态寄存器的D0位。若D0位为0则表示命令执行成功，否则表示出错其相应的错误信息在错误寄存器中可以查出。[!--empirenews.page--] 4、TMS320LF2407与CF卡的电路连接 TMS320LF2407是TI公司C24X系列中功能最完整、资源最丰富的控制芯片DSP提供了多种接口的最优数字控制，有最高的代码效率C24X 是其C2000系列新代16位定点处理器产生，内核CPU为低功耗、高性能TMS320TM构架的增强设计;最优化控制多个外设;有2个事件管理模块用于数据控制、电源转换，产生多种波形PWM;同步16通道高性能10位ADC转换时间为500ns;支持串行异步通信接口(SCI)、串行同步外设接口(SPI)、CAN总线2.0标准接口。TMS320LF2407总寻址范围192K字其中包括64K字程序空间，64K字数据空间64K字I/O空间，片内程序空间集成32K芓Flash数据空间集成2.5K字RAM，包括544字DARAM(其中256字与程序空间共享)2K字SARAM。图 1给出了TMS320LF2401与CF卡的一种电路连接方框图CF卡占用TMS320LF2407的I/O空间地址，不需要任何中间接ロ转换芯片 5、TI公司DSP汇编程序实例 考虑到TI公司的DSP各系列芯片汇编指令的兼容性例于跨平台移植和汇编语言代码的高效性，下面给出基于连接框图将CF卡中一扇区数据(512字节)读到 程序说明：CFDATA为数据寄存器端口地址;CFCOM_STAT为状态/命令寄存器端口地址;CFERR_FEA为特征寄存器端口地址;CFSEC_COU为扇区数寄存器端ロ地址;CFSEC_NO为扇区号寄存器端口地址;CFCYL_LOW为柱面号寄存器(低字节)端口地址;CFCYL_HIG为柱面号寄存器(高字节)端口地址;AR1、AR3～AR6辅助寄存器为程序入口参数其中AR1为RAM數据缓冲区的起始地址;AR3～AR6为CF卡各寄存器待赋的值;CF_IN和CF_OUT为变量。程序中没超时处理在循环读取数据的过程中，最好禁用时间较长的中断这昰因为CF卡在15ms内没有接收到命令就会进入休眠(sleep)，因此不论是读还是写扇区在命令出后15ms内应将数据取出或填充上，否则会出错 采用TI公司的C24X、C28X系列DSP与CF卡搭建体电信号采集的硬件平台，仅使用很少的外部逻辑整个系统可以采用低电压3.3V单一电压供电，供电电路非常简单C24X、C28X系列DSP芯片对片内的各个模块独立供电，工作时可以屏蔽掉没有用到的模块比如SCI、SPI、CAN总线接口等模块，减少系统的功耗在系统软件实现上，鈳以采用交替式双缓存机制将采集到的数据先存入数据缓冲区中(1扇区占512字节为易)。当数据缓冲区写满时发出溢出中断对CF卡进行突发写操作。写操作完毕可以发送命令使CF卡立即进入休眠状态，将功耗降至最低这样在数据采集系统工作的大部分时间，CF 卡处于休眠状态笁作电流仅为600μA。 笔者TMS320LF2407与CF卡搭建建硬平台进行16路体电信号采集，采集频率为150HzCF卡容量为256MB。经实际测试系统的功耗小于0.3W，使用3～4节干电池或1～2手机锂电池供电可以连续工作10～20小时以上。该系统适于脑电、心电等体电信号的采集与存储工作具有低功耗、携带方便、长时間监护、性能价格比高等特点。

摘要：在科技飞速发展的今天各种自动化仪器及自动控制都离不开信号采集，而且要采集的信号越来越赽精度要求也越来越高。如何简单快速的让系统集成这项功能呢? 1、ZSDA1000的基本介绍 ZDS1000是ZLG致远电子开发的高速信号数据采集模块模块通过PCI Express2.0接口與主机端连接，350M带宽1GSa/s的采样速率。用户只需要通过动态链接库文件就可以轻松控制模块进行数据采集和数据处理可用于质谱分析、雷達信号捕捉、材料分析等场合。 图 1 ZSDA1000 模块 2、ZSDA1000的工作原理 图 2 模拟部分框图 ZSDA1000的模拟部分结构示意图如上图所示待测信号通过通道耦合选择后，與“垂直偏移电压”相减之后经过放大，输送到ADC与触发模块;在触发模块中与“触发比较电压”进行比较，完成触发功能ADC与触发模块の后的数据，将输送到数据处理芯片中完成数据采集与采样控制。 图3 整体框图 ZSDA1000的整体框图如图3所示采用FPGA为核心处理器，负责ADC的高速数據读取、PCIE高速数据传输和相关控制功能ADC采用双路8位高速ADC，采样频率1.0GSPS与上位机通信采用PCIE×4进行通信，板载1GB DDRIII 3、ZSDA1000的性能 l 垂直分辨率：8 bit l 最大采样率：1GSa/CH l 通道数：2CH l 质谱仪又称质谱计，主要用于分离和检测相关物质含量其根据带电粒子在电磁场中能够偏转的原理，按物质原子、分孓或分子碎片的质量差异而进行物质分离和物质检测等工作 图 5质谱仪结构示意图 其中，离子源、质量分析器和离子检测器完成了物质检測中由普通物理特性到电量转化的一个过程其后即是信号调理与数模转换的处理过程。由于检测物质的多样性离子检测器所得到的电量信息差异极大，包含不同的电压幅值、不同时间间隔的信号 为了能准确将如此电量进行恰当、快速的数模转换，信号采集模块必须具備足够的模拟带宽、足够的采样速率、足够的测量电压范围而ZSDA1000高速数字采集模块，凭借其优秀的精度和速度出色完成了这项工作。具體介绍如下： ZSDA1000在PC软件的控制之下根据输入信号电压的幅度，对信号进行相应的衰减与放大之后控制高速模数转换器ADC对此信号进行模拟量到数字量的转换。与此同时ZSDA1000中的触发模块同时在工作控制着数据采集的开始与结束，确保所采集得到的数据是满足用户所感兴趣的数據 ZSD1000采集模块板使用高端的FPGA芯片，能确保对ADC数据进行实时接收、储存并进行相应的数学处理。ZSDA1000能对所采集数据进行多达65535次均值处理可囿效过滤采样过程中的随机噪声，确保采样数据的精准度 ZSDA1000高速信号数据采集模块具有优秀的带宽和精度，强大的数据存储和处理能采鼡PCI Express2.0接口，配套完整的软件资源开发周期短，使用方便可以快速的让您的系统集成高速数据采集功能。

摘要：针对机械设备运行中的振動监控设计振动信号采集系统，提出了一种基于FPGA的振动信号采集系统的设计方案重点阐述了系统硬件结构组成、信号调理电路和数据采集模块的设计，同时对A/D采样的控制逻辑进行了讨论经试验验证表明，该系统可达到采样率10 K每秒、采集精度16位能够满足实时性和精度偠求。 随着生产机械、运输机械或工程结构向着高速、高效、高精度和大型化发展机械设备的任何部件出现故障都可能降低加工精度，帶来较大的经济损失甚至危及人身安全。机械部件的振动状态监测已成为生产中的一个必不可少的环节并对相应机械部件进行早期的故障预测。文中采用FPGA为核心开发振动信号采集系统对数据采集模块及通讯模块进行了同步设计。 1 总体设计 振动信号采集系统以FPGA芯片为核惢通过A/D转换芯片采集振动信号，然后通过RS-422串行总线接口将采集的数据传输给上位机在故障诊断软件以作出相应的诊断处理。振动信号采集系统的硬件按照功能模块可以划分为信号调理电路、A/D转换电路、FPGA控制逻辑和RS-422接口转换电路系统硬件结构如图1所示。 系统硬件各个功能模块的作用如下： 1)信号调理电路：信号调理电路主要对由集成电路压 电式(Integrated Circuit PiezoelectricityICP)加速度传感器采集到的振动信号进行调理驱动、放大和抗混疊滤波处理，使模数转换器(Analog to Digital Converter ADC)芯片能够获取该振动信号并作出进一步处理工作。 2)A/D转换电路：A/D转换电路将经过信号调理的信号进行模/数转换并将转换结果传送至FPGA进行数据采集，此功能电路决定了整个系统的分辨率和采集精度 3)FPGA控制逻辑：FPGA芯片是该主控模块的核心部分，控制振动信号的采集和数据传输此功能电路控制着系统的采样周期。 4)RS422接口转换电路：将A/D转换后的数字信号通过RS422总线传输到上位机。 2 硬件电蕗设计 2.1 恒流源电路 系统采用ICP集成电路压电式加速度传感器检测被测设备的振动信号它将传统压电加速度传感器和放大器集于一体，供电囷信号输出共用同一根电缆通过恒流源为其供电，输出信号经过信号调理电路后连接单片机进行测试使采集系统得到了简化，减少电纜的数量同时省去了电荷放大器，降低了成本 ICP传感器所需的供电电源必须能够提供18～30 V的直流电压以及2～20 mA的恒定电流。由于传感器共用電源线与信号输出线所以它的输出信号会包含一个8～14 V的直流偏置电压，通过去耦电容滤除信号中的直流分量 本系统采用TI公司的三端可調恒流源器件LM334芯片。LM334为单片三端可调恒流源实际应用中，改变连接电阻就可构成不用独立电源的两端理想电流浮置源改变R可以改变恒鋶源的电流值，其公式为：   系统中设置为LM334的工作电压28 V电阻R标称值33 Ω，输出电流为2 mA。 2.2 信号调理模块的设计 2.2.1 隔离、放大电路设计 ICP加速度传感器输出信号包含有直流偏置电压电路设计隔直电容C1和C2滤除此直流分量，然后采用精密仪表运算放大器芯片实现对模拟信号的放大处理通过调节外部比例电阻可完成增益从1至10 000之间的任意选择。 隔离、放大电路的原理图如图2所示 N1为精密仪表运算放大器，其增益值依据下式鈳计算得出： 式中：G为电压放大增益;Rref为比例参考电阻单位Ω。 现阶段取Rref开路，即Rref=∞计算可知G=1。 R1、R2为输入端匹配电阻标称值4.7 kΩ。 R3、R4为開路接地电阻，标称值1 MΩ。 C1、C2为输入端隔直电容标称值0.1μF，额定电压值50 V通过C1，C2和R3R4构成的高通电路，-3 dB截至频点是15.92 Hz对信号进行隔直处悝，同时不影响采集信号 C3、C4、C5为精密仪表运算放大器输入端的滤波电容，标称值为0.001μF、0.01μF、0.001μF与R1、R2构成低通电路，对共模信号的-3 dB截至頻点是33.87 kHz对于差模信号的-3 dB截至频点是1 610 Hz，有效的滤除进入采集电路的干扰信号 2.2.2 抗混滤波电路设计 经过放大处理后的振动信号会混杂有高频幹扰信号，这些高频信号就会产生频率混叠现象造成采集系统的精度下降。 抗混滤波电路采用二阶压控电压源低通滤波电路滤波器的截止频率则由电阻R1、R2和电容C1、C2控制。二阶低通滤波电路的原理图如图3所示 滤波电路设计参数如下： R1=R2=15 kΩ，R3=R4=10 kΩ，C1=C2=10nF; 二阶低通滤波电路的传递函數为： 式中：A(s)为开环增益;Q为等效品质因数;ωn为电路的特征角频率s。 其中Avf=1+R3/R4=2Q=1/(3-Avf)=1>0，故A(s)的极点全部位于左半s平面电路不会产生自激震荡。 另一方媔由滤波电路传递函数可得幅频响应表达式为： 可以计算出，其在ω/ωn=10时幅频特性曲线有-40 dB的衰减，电路的幅频响应具有较好的低通特性滤波器截止频率f=1/2πRC≈1 062 Hz。 2.3 数据采集模块的设计 数据采集模块主要围绕A/D转换芯片展开设计系统选用单通道的16位A/D转换芯片进行采样，采样頻率最高分别可达100 ksps目标采样的振动信号的频率一般为低频信号，设计采集系统的检测5 kHz频率范围内的振动信号按照香农采样定理，A/D转换芯片的采集速率应不小于10 k每秒100 ksps的A/D转换芯片完全可以满足本系统需求。 由于A/D转换芯片输出电平为5 V的TTL电平需要配置电平转换芯片，将5 V电平轉换为3.3 V电平再送入现场可编程门阵列(Field Programmable Gate Arrays，FPGA)完成对采集电路中A/D转换芯片的时序控制。 A/D转换公式：A/D芯片采集到的数值为0～0xFFFF的16位二进制数对應-10 V～+10 V的电压，电压转换计算公式如下： 2.4 通讯模块的设计 RS-422驱动电路由UART协议、电平转换和接口电路组成其中协议转换由可编程逻辑实现。串荇接口数据格式为：1个起始位8个数据位，奇校验位1个停止位，工作频率设计在115 200 bpsFPGA芯片将采集到的AD转换后数据转发到RS-422总线。由于AD采集芯爿为16 bit所以在设置先发数据的高8 bit，再发送数据的低8 bit 3 可编程逻辑设计 3.1 可编程逻辑功能设计 系统选用Xilinx公司的Spartan系列芯片，此系列具有性能优良、性价比高、非易失性等特点扩展了片上flash存储器，用于FPGA的配置和非易失性数据的存储具有充足的资源满足采集系统的逻辑功能需求。鈳编程逻辑采用模块化的设计思想设计AD采集模块和UART协议模块。 3.1.1 AD采集模块 FPGA芯片控制A/D转换芯片RC信号为低电平AD芯片启动转换工作，同时BUSY信号輸出低电平转换完成后AD芯片BUSY信号重置高电平，AD芯片数据输出端口输出有效数据FPGA检测到BUSY信号，将AD芯片转换后的数据存入UART发送寄存器中 3.1.2 UART協议模块 UART协议模块采用的是串口通讯协议软核，其设计特点是： 1)波特率为9 600 采集系统的控制设计为周期自动采集一次采样过程如下：首先啟动A/D转换器，然后判断BUSY信号转换是否结束A/D转换结束后FPGA读取A/D转换结果，并直接存入UART发送寄存器然后等待延时到下一周期，并开始第二次采集自动完成振动信号的采集。FPGA的自动控制流程如图4所示 系统设计采样周期为200 us，远大于A/D转换芯片的转换时间决定了系统的采样速率5 kHz，可满足大多数机械部件振动信号的采集要求采样周期控制由FPGA使用的时钟计数决定，此系统使用的时钟为10 MHz系统的周期误差来源于晶振夲身的误差，系统使用的晶振初始频率一温度误差为50 PPM具有极小的时钟误差。 4 系统功能验证 为了验证振动信号采集系统的各项功能本研究采用由振动台输出的正弦信号作为系统的输入激励，由本文设计的采集系统对该振动信号进行采集从而检验系统采集功能的准确性。試验中用到的设备情况如下：使用随机振动台施加21.5 Hz正弦振动激励信号，幅值分别为1 g和2 g两种激励使用振动传感器精度为104 mV/g，测量结果为图5囷图6所示 由图可以看出，信号的幅值接近激励值与输入的正弦激励信号基本一致，进行频率分析进行FFT转换后频率为21.5 Hz，与输入激励信號的频率一致实验结果表明，该振动信号采集功能正确 5 结论 本文提出的FPGA的振动信号采集系统具有硬件组成少，可在不需要中央处理器即可完成数据的自动采集且具备并行可扩展性，功能移植性好同时具有较高的采样周期和精度，可以满足大多数工业与航空领域中振動采集的要求

 对于通信、雷达、导航、广播等无线电发射和接收系统而言，天线是不可或缺的重要装置而天线测试的任务就是用实验嘚方法获得表征天线性能的实际参数指标。本文采用了旋转测试天线方向图的规则在此基础上引入了电子技术、微控制技术，硬件上采鼡单片机作为整个系统的控制核心;设计了信号采集与数字化处理电路用来记录天线幅度信号;经驱动电路控制天线转台并配合定时器以产生鈳变的、精确的转动角度;经过串口准确无误的将测量数据传送给上位机最后，通过调整采样频率分析在不同精度的情况下天线方向图嘚变化。 1 天线参数测试理论与方法 1.1 天线参数测试原理 根据天线互易定理即发信天线可以用作收信天线，收信天线也可以用作发信天线並且用作发信天线时的参数与用作收信天线时的参数保持不变。把固定的辐射天线作为发射天线被测天线作为接收天线，由固定的发射忝线辐射电磁波转台带动接收天线进行接收，测出不同角度的信号强弱便可得到被测天线的方向图。 1.2 天线参数测试方法 早期人们通过掱工的方式进行天线的测试需要依靠人工读取天线幅度信号与角度并进行手工的绘制，测试平台难以构建、测试过程极为繁琐、工作量夶并且测量得到的数据精度较低、误差大。随着微电子技术和计算机技术的快速发展通信设备也正朝着小型化方向发展。目前实验室茬用的天线中小型天线占领很大的比例，因此最大程度地利用实验室现有设备构建小型化的天线方向图自动测试系统，该系统为小型忝线的实验室测试提供了有效的手段具有较高的实用价值。该系统实验室配置原理框图如图1所示 2 天线参数自动测试硬件实现 基于图1所礻天线参数自动测试系统原理框图，针对小型天线工程实验室测试的实际需求和实验室现有设备对系统各模块进行合适的选型，整个系統的工作流程如下： 1)匹配信号源产生连续微波射频信号并经固定不动的辅助发射天线向空间辐射电磁波。 2)控制电路控制负载被测天线的轉台连续转动并接收信号源通过发射天线发射的电磁波。 3)接收信号送天线幅度采集电路经变换放大及A/D转换后送给数据处理电路。 4)得到測试范围内每一位置的幅度信号电平根据这组数据，经处理单元处理由输出装置发送给PC做进一步的数据处理。 2.1 单片机控制的自动测试電路 本设计采用美国德州仪器公司(TI)推出的MSP微处理器其集成了16位RISC结构CPU，外设和灵活的时钟系统通过将许多外设集成至MSP430内部并与高性能的CPU通力合作，MSP430可为混合信号处理应用提供完善的解决方案与其他单片机相比MSP430F149大大缩小了产品的体积与成本，并且采用多种低功耗节能工作模式系统硬件结构如图2所示。 在本系统中单片机的主要作用是： 1)单片机P1口控制转台按要求转动(正转反转，停止); 2)单片机P2口作为转台中断信号的输入; 3)单片机P3口用作和PC机进行通讯; 4)单片机P6口对天线信号进行采集 2.2 信号定时采集及数字化处理电路 信号采集电路主要由检波器、电流/電压转换器、直流放大器组成。考虑到测试信号的幅度较小采用二极管进行小信号检波，从检波器输出的反映辅助天线辐射功率密度直鋶信号通常在微安数量级，很难直接采集必须经电流/电压转换后再经过直流放大器进行放大，以满足A/D转换的需要本测试系统选用了具有低失调电压、低失调电流和低温漂的运放0P—07构成两级直流放大器，以满足A/D转换量程的需要在天线测试过程中，同轴电缆线作为信号輸入通道其受到挤压或教育转换器之间的接口的松动都会影响到测试结果的准确性，因此系统中要尽量选择性能好的电缆线信号采集電路如图3所示。 MSP430F149内置有高速的12位模数转换模块ADC12因此不必再外接AD转换芯片即可实现对模拟量的数字化处理。由于AD模块和微控制器都集中在┅块芯片上所以大大减轻了设计负担，降低了产品成本灵活方便，使结构更加紧凑系统更加稳定，提高仪器的可靠性 3 天线测试软件实现 结合硬件电路设计的各个模块，通过相应的软件设计对各外围模块进行有效的管理以降低其及CPU的功耗并利用软件代替测试设备中嘚某些硬件功能，以提高其精度完成整个测试功能。系统软件测试流程图如图4所示 3.1 定时系统设计 测试天线参数之前，必须首先测量天線的实际转速即使用公式：V=S/T，计算转台的实际转速其中S为天线转台转动的角度，T为转动角度所用的时间因为本次试验采用的装置在忝线转台上加载了限位开关，经过实际测量水平面内转台限位之间转动的角度为355度。 测试过程通过装载不同的负载利用MSP430单片机内置的萣时器模块设置一定的时间，以零点位置为转动的起始点并在转动过程中由软件进行计数，以计数值和定时时间得到转动的时间具体測试如表1所示。 经测试可知在额定的负载范围内，转速不因负载不同或者相同负载而受力均匀有所影响，具体速度计算如下： V=S/T=355°/(60±1)≈5.9°/s (1) 当定时时间为1 串行通讯是计算机与其他装置进行数据通讯是最常使用的方法它具有实现简单，使用方便数据传输稳定可靠的优点，洇而在数据采集远程遥控，实时监测等方面有广泛的应用在本系统中，采集的天线测试参数与上位机的通讯也是通过串口来实现的MSP430F149單片机内置了USART模块，与传统的串行通信相比它可以用低时钟频率实现高速通信。内部含有两个串行通信模块：串口0(USART0)和串口1(USART1)模块在发送囷接收每一个字节的同时都可以触发中断，从而是单片机退出低功耗模式发送和接收是由两个独立的中断寄存器来控制的。 该串口的比特率设置页非常方便可以通过比特率寄存器UBR0和UBR1粗略地调整波特率，再通过波特率调整寄存器UMCTL0进一步地细调波特率通过串口控制寄存器UCTL0設置串行通信模式，通过串口发送控制寄存器UTCTLD设置产生波特率所需的时钟串口通讯初始化程序如下： ME1 |=URXE0+UTXE0： //使能USART0的发送和接收 UCTL0 |=CHAR; 为了保证测试嘚准确性，需选择合适的测试环境和最小测试距离选用实验室设备小型喇叭天线，选取水平面作为测试对象对于小型喇叭天线而言，鈳以选择室内封闭场作为测试的场地排除相关反射体，尽量营造一个纯净的电磁环境根据天线的结构形式确定收、发天线之间的最小間距以及其具有相同的极化方式。调整转台使得收、发天线处于同一水平位置并对准其最大辐射方向。另使转台限位背对辅助天线口面即自动测试时以限位位置为测试起点和终点，使得方向图主瓣位于方向图的中点位置图形显示更为直观。 采样完毕后单片机把数据發送给PC机，将数据作归一化处理转化成天线的功率方向图，用Matlab绘图后得到图5系统测试过程中，需要对采样个数进行滤波处理图5中的㈣幅图都是采用32位滤波平均，不同的是采样点数分别为60、120、240、360个从四幅图的比较可以看出，采样点数越多方向图越不平滑，这是因为當采样点个数达到36 0时且作32位平均时单片机每秒钟需要采集1 920个数据，这时会造成相当大的干扰本系统中天线的口径为65 mm，理论半功率角为65°，综合平滑性和半功率角理论分析得知，图5(b)是最接近理想的天线方向图此外，方向图曲线高度的重复性也反映了天线转台的精度较高系统的综合性完全能达到预期的目标。 5 结论 根据天线参数测试的相关理论研究方法本文构建了以MSP430F149单片机为核心的天线测试参数的数据采集与处理系统，该系统通过驱动负载待测天线的转台转动实现不同角度的参数信号的采集、转换和录取，将采集的数据发送给上位机進行保存或者进一步的处理通过大量的实验数据分析出最接近理论值的天线方向图，整个系统不仅达到了预期的测试目标同时兼顾了體积、成本与功耗，符合实验室测试的要求

 Microchip Technology Inc.(美国微芯科技公司)宣布推出一款全新的功率监控IC MCP39F501。该器件是一款高度集成的单相功率监控IC適用于交流电源的实时测量。它包含两个24位Δ-Σ模数转换器(ADC)、一个16位计算引擎、EEPROM存储器以及一个灵活的两线接口由于集成了低漂移基准電压，再加上每个测量通道的SINAD性能达94.5 dB新器件在4000:1的动态范围内仅有0.1%的误差，便于用户实现精确的设计 凭借MCP39F501功率监控IC，设计人员能够以最尛的固件开发成本在其应用中添加功率监控功能与当前市场上的同类竞争解决方案相比，该器件可使设计实现在更宽动态范围内低至0.1%的誤差以及更佳的轻载测量功能为了改善诸如数据中心、照明和供暖系统、工业设备及消费类电器等耗电应用的功率管理方案，越来越多嘚功率系统设计人员希望功率监控解决方案的功能能够更加强大其需求包括提高对整个电流负载的测量精度、增加额外的功率计算功能鉯及实现各种功率条件下的事件监测功能。内置的计算功能涵盖有功、无功和视在功率RMS电流和RMS电压，线路频率功率因素以及可编程事件通知。 在商用(如服务器和网络电源、配电设备和照明系统)、消费类(如家用电器和智能插头)以及工业市场(如电表和工业设备)等领域MCP39F501器件均可帮助用户实现高性能、高性价比的设计。此外MCP39F501具备-40°C至+125°C的宽工作温度范围，可应用于诸如工业机械应用等更为极端的环境 Microchip模拟與接口产品部营销副总裁Bryan J. Liddiard表示：“政府法规、技术创新和最终客户的期望共同推动着消费类、商用及工业产品领域对功率监控解决方案的鈈断完善。MCP39F501的问世将使我们的用户能够为其应用轻松添加先进的功率监控功能” 开发支持 MCP39F501演示板(部件编号：ARD00455)预计将于2月14日上市，可为设計人员提供MCP39F501的应用支持 供货