??在前面的博客中介绍了AXI接ロ的基础的一些概念。但是并没有具体实现的例子今天就通过一个AXI4接口的读时序，来完成从内存中读出数据的这么一个操作AXI4接口的读時序如下图所示，首先给出读取的内存地址然后将数据从内存中读出。

??在Vivado软件中自定义一个AXI4接口的IP
??设置接口模式为主机模式，接口类型为AXI4类型这里接口类型还有AXI_LITE和AXI_Stream类型。
??进入到IP编辑界面可以看到该IP的文件结构如下若要对IP的功能尽心修改，只需要在这两個文件中进行修改即可进入到子模块中，将实例代码中的功能代码删除然后自己实现一个AXI4 IP内部的功能。
??在内部实现如下功能：就昰将在FIFO内部的数据少于一个门限值时启动一次突发读操作，将内存中的数据读出到FIFO中一次突发读写的数据个数为256。

??由于想要将内存中的数据直观地显示出来由上位机发送数据给FPGA缓存到内存中，然后由前面的AXI读数据模块将数据从内存中读出并且将读出的数据给到VGA模块使用。在VGA模块后链接一个rgb2dvi的IP将VGA时序信号进行编码转换为tmds通道信号最终在HDMI上能够显示图像。