用74390芯片设计模14计数器,即从00计到13，观察技术状态以及输入输出波形

来源：蜘蛛抓取(WebSpider) 时间：2019-04-24 11:19 标签：

第七章 常用中规模时序逻辑电路 7．1 计数器 7．2 寄存器和移位寄存器 7．3 脉冲序列信号发生器 第七章 常用中规模时序逻辑电路 1 计数器的概述 1 计数器概念－模的概念 2 计数器分类 2 异步计数器 3 同步计数器 二 异步计数器 1 异步二进制计数器(实验十三、十四) 1．异步二进制加计数器 2．异步二进制减计数器 *3．异步二进制可逆计数器 2 中规模异步计数器 1．电路符号和引脚含义 2．逻辑功能 3．应用 （1） 异步二进制计数器 1．异步二进制加计数器 2．异步二进制减计数器 *3．异步②进制可逆计数器 （2） 中规模异步计数器 二－五－十进制异步计数器（7490） 1．电路符号与引脚符号 14个引脚的集成芯片 6个输入端4个输出端 QAQBQCQD为數据输出端 S91和S92 为直接置位端 R01和R02为直接复位端 CPA和CPB分别为脉冲输入端 电源VCC（5脚） 地GND（10脚） 逻辑功能 直接复位 置9 计数 2．应用 1）构成二进制和五进淛计数器 i)一位二进制计数器 ii)一位五进制计数器 2）构成十进制计数器 8421码 5421码 2）构成十进制计数器 8421码 5421码 3）构成九进制计数器（采用反馈复位法） 瑺见中规模异步计数器： 1、十进制（BCD）异步计数器 7490 74490 2、二进制异步计数器 74393 3、可预置数的十进制计数器 4、可预置数的二进制异步计数器 三、 同步计数器 1．同步二进制加计数器 2．同步二进制减计数器 *3．同步二进制可逆计数器 分别用J-K 触发器和D触发器设计一个三位二进制加计数器。 推廣到n位二进制计数器 1．电路符号和引脚含义 16个引脚的集成芯片 9个输入端5个输出端 QAQBQCQD为数据输出端 CP为脉冲输入端 T和P为使能输入端 电源VCC（16脚） 哋GND（8脚） OC/RCO为溢出进位输出端 Cr /Rd为异步清零端 LD为同步预置端 2．逻辑功能 异步清零 同步预置 保持 计数 当同步计数器加到“1111”时，OC=T?QA?QB?QC?QD=1 74161工作原理波

本实验例子使用独立扩展下载板

均断开；独立扩展下载板

请参考前面第二章中关于

、了解各种进制计数器设计方法

、了解同步计数器、异步计数器的设计方法

、通过任意编码计数器体会语言编程设计电路的便利

时序电路应用中计数器的使用十分普遍，

状态机都能看到它的踪迹

器有加法计数器、可逆计數器、减法计数器、同步计数器等。利用

位二——十进制异步计数器输出显示

位二进制同步计数器（程序为

位二——十进制异步计数器（程序为

语言及原理图输入方式实现如下编码

内建库所封装的器件与自设计功能相结合的方式设计电路，

首先要熟悉传统数字电路中同步、异步计数器的工作与设计在

库选择逻辑器件构成计数器电路，并且结合使用

模块与自设计模块结合起来形成完整的计数器电路

计的數码管显示模块显示计数结果。

位二进制同步计数器（程序为

我要回帖

 

随机推荐