东 北 大 学 继 续 教 育 学 院
数字电子技术电路分析基础 试 卷(作业考核 线上2) B 卷(共 6 页)
总分题号一二三四五六七八九十
一、单项选择题在备选答案中选出一个正确答案,並将所选答题填入下表(70分)
01、表示一位十六进制数需要二进制数的位数为:
03.与十进制数(53.5)10等值的数或代码为:
04. 当逻辑函数有n个变量时,变量取值组合共有:
05.欲使D触发器按Qn+1= n工作应使输入D=
06.多谐振荡器可产生:
A.正弦波 B.矩形脉冲 C.三角波 D.锯齿波
07.一个16选一的数据选择器,其地址输入(选择控制输入)端个数为:
08.下列逻辑电路中为时序逻辑电路的是
A.变量译码器 B.加法器C.数码寄存器D.数据选择器
09、图1-1所示电路輸出F为:
10、图1-2所示电路,输出F为:
A、与非门 B、异或门 C、与或非门 D、或非门
12、图1-4所示电路当EN=1时:
A、M为输入N为输出 B、 N为输入M为输出
C、 N为输入EN為输出 D 、 M为输入EN为输出
15、图1-7所示TTL电路,当1、2端都加低电平(逻辑0)时Qn+1=
16、若将图1-7所示电路构成D触发器应将
A.1、3端相连、2、4端相连并将2端作為D输入端
B.1、5端相连、2、4端相连并将5端作为D输入端
C.1、3端相连、2、6端相连并将6端作为D输入端
D.2、4端相连、1、3端相连并将1端作为D输入端
17、图1-8所示电路,该电路产生波形的周期为
18、单稳态触发器用途之一是
A、自动产生方波 B、用做比较器 C、定时 D、自动产生三角波
20、用户对ROM编程后觉嘚不满意还要改写,应选用:
C与A相连所构成的加法计数器是
22、2-2所示电路D3D2D1D0=0010,A加高电平C与B相连所构成的加法计数器是
23、2-2所示电路,D3D2D1D0=0010B加高电平,C与A相连所构成的加法计数器是
24、2-2所示电路D3D2D1D0=1000,A加高电平C与B相连所构成的加法计数器是
25、2-2所示电路,D3D2D1D0=1000 B加高电平,C与A相连所构成嘚加法计数器是
26、图2-3所示电路为
A 异步时序电路 B 同步时序电路 C 同步组合电路 D 异步组合电路
A、下降沿触发 B、上升沿触发 C、高电平触发 D、低电平觸发
31、图2-3所示电路其状态转换图为
32、图2-3所示电路的逻辑功能为
A、4进制减法计数器 B、4进制加法计数器
C、6进制加法计数器 D、8进制减法计数器
33、图2-4所示可变进制加法计数器电路 ,当MN=00时该加法计数器为
A 11进制加法计数器 B 10进制加法计数器
C 12进制加法计数器 D 13进制加法计数器
34、图2-4所示可变进淛加法计数器电路 当MN=01时该加法计数器为
A、13进制加法计数器 B、12进制加法计数器
C、14进制加法计数器 D、11进制加法计数器
35、图2-4所示可变进制加法計数器电路 ,当MN=11时该加法计数器为
A、14进制加法计数器 B、12进制加法计数器
C、11进制加法计数器 D、13进制加法计数器
二、试用卡诺图化简下列逻辑函数(10分)
三、(10分)试用图3所示输出低电平有效的3线-8线译码器和逻辑门设计一组合电路该电路输入X,输出F均为三位二进制数二者之間关系如下:
四、(10分)试用图4所示74161电路和必要的门构成一个12进制计数器。