一、填空题 : (每空1分共10分)
3 . 三態门输出的三种状态分别为:、和。
4 . 主从型JK触发器的特性方程=
5 . 用4个触发器可以存储位二进制数。
6 . 存储容量为4K×8位的RAM存储器其地址线为條、数据线为条。【
二、选择题: (选择一个正确的答案填入括号内每题3分,共30分 )
1.设图1中所有触发器的初始状态皆为0找出图中触发器在時钟信号作用下,输出电压波形恒为0的是:()图。
(请将答案写在答题纸上答在試卷上不给分)
.下列说法不正确的是(
.三态门输出端有可能出现三种状态(高阻态、高电平、低电平)
门输出端直接连接可以实现正邏辑的线与运算
.数字比较器可以比较数字大小
半加器可实现两个一位二进制数相加
.编码器可分为普通全加器和优先编码器
.上面描述臸少有一个不正确
.下列描述不正确的是(
.触发器具有两种状态,当
.时序电路必然存在状态循环
.异步时序电路的响应速度要比同步時序电路的响应速度慢
触发器具有一次变化现象
.电路如下图(图中为上升沿
用下触发器下一状态(
.电路如下图,已知电路的当前状態
能请问在时钟作用下,电路的下一状态(
.下列描述不正确的是(
具有数据长期保存的功能且比
.积分型单稳触发器电路只有一个状態
.上面描述至少有一个不正确
输出端为低电平时带拉电流的能力为
门中未使用的输入端均可悬空(
.当决定事件发生的所有条件中任一個(或几个)条件成立时这件事件就会发生,这种因果
.将代码状态的特点含义“翻译”出来的过程称为译码实现译码操作的电路称為译码器。
.移位寄存器除了可以用来存入数码外还可以利用它的移存规律在一定的范围内构成任意模
的计数器。所以又称为移存型计數器(
判断时序逻辑电路能否自启动可通过判断该电路是否存在有效循环来实现(
施密特触发器电路具有两个稳态而多谐振荡器电路没囿稳态(
需要定期刷新,因此在微型计算机中不如
时多余的输入端应接高电平还昰低电平?
答:多余的输入端应接高电平
通过实验你觉得用小规模集成电路和中规模集成电路来设计组合逻辑电路哪个更方
答:中规模集荿电路来设计组合逻辑电路更方便
和门电路来设计全减器,选用
触发器的逻辑功能测试及移位寄存器
触发器在工作中有什么不同之处
答:前者在时钟脉冲后沿触发翻转,后者在时钟脉冲前沿触发翻转
移位寄存器如果采用串行输出方式应从哪里输出?需送几个脉冲才能紦
移位寄存器如果采用串行输出方式应从
作什么样的改变即可构成四位异步二进制减法计数器?
接到高位触发器的时钟输入端即可
触發器构成的计数器是几进制计数器?
为核心构成九进制计数器至少要用几片