热门关键词：
最后修改时间：
本词条对我有帮助1
电感是指线圈在磁场中活动时，所能感应到的电流的强度，单位是“亨利”（H）。也指利用此性质制成的元件。
电感相关词条
对电源变压器可以通电检查，看次级电压是否下降，如次级电压降低则怀疑次级（或初级）有局部短路。当通电后出现变压器迅速发烫或有烧焦味、冒烟等现象，则可判断变压器肯定有局部短路了。
电容是表征电容器容纳电荷的本领的物理量。我们把电容器的两极板间的电势差增加1伏所需的电量，叫做电容器的电容。电容的符号是C。
电感是衡量线圈产生电磁感应能力的物理量。给一个线圈通入电流，线圈周围就会产生磁场，线圈就有磁通量通过。通入线圈的电源越大，磁场就越强，通过线圈的磁通量就越大。实验证明，通过线圈的磁通量和通入的电流是成正比的，它们的比值叫做自感系数，也叫做电感。
电感器（Inductor）是能够把电能转化为磁能而存储起来的元件，具有阻止交流电通过而让直流电顺利通过的特性，频率越高，线圈阻抗越大。
滤波电容器、共模电感、磁珠在EMC设计电路中是常见的身影，也是消灭电磁干扰的三大利器。对于这这三者在电路中的作用，相信还有很多工程师搞不清楚。
由博世(Bosch Sensortec)主导，AMELI 4.0专案合作夥伴，正进行开发工业感测器改良过的微机电感测器，可侦测设备噪音，以监测设备作业状态系统，该感测系统无需使用外部电源，便可达到能源自给自足，还可预防当机，提升保养作业。
日前，Vishay Intertechnology,Inc.宣布，推出新的汽车级IHLP?薄外形、大电流的5050外形尺寸电感器---IHLP-5050FD-8A，电感器可在发动机舱内的+180℃高温下连续工作。
日前，Vishay Intertechnology， Inc.宣布，推出新的汽车级IHLP薄外形、大电流的5050外形尺寸电感器---IHLP-5050FD-8A，电感器可在发动机舱内的+180℃高温下连续工作。
堡盟荣获2015年约翰迪尔“供应商创新奖”。该奖项专为约翰迪尔创新产品或创新服务供应商而设立。堡盟研发的电感式传感器已成为约翰迪尔最新创新产品的核心技术。
IHLP-5050FD-8A能处理高瞬态电流尖峰而不会硬饱和。器件被封装在100%无铅的屏蔽复合结构里，这种结构可以将蜂鸣噪声降到超低水平，规定工作温度范围为-55℃～+180℃，对热冲击、潮湿、机械冲击和振动有很强的抵御能力。
已帮助187人
已帮助138人
已帮助135人
已帮助124人
已帮助108人
已帮助81人
已帮助67人
已帮助59人
已帮助56人
已帮助54人
热门白皮书热搜TAGS：
PCB布线技巧
在电子产品设计中，布局布线是最重要的一步，布局布线的好坏将直接影响电路的性能。现在，虽然有很多软件可以实现自动布局布线，但是随着信号频率不断提升，很多时候，工程师需要了解有关布局布线的最基本的原则和技巧，这样才可以让自己的设计完美无缺，《（印制电路板）布局布线问》涵盖了布局布线的相关基本原理和设计技巧，以问答形式解答了有关布局布线方面的疑难问题，对于设计人员来说是非常难得实用读物，欢迎大家在此基础上补充内容并完善。
1、高频信号布线时要注意哪些问题？
答：信号线的阻抗匹配；&与其他信号线的空间隔离；&对于数字高频信号，差分线效果会更好；
2、在布板时，如果线密，过孔就可能要多，当然就会影响板子的电气性能，请问怎样提高板子的电气性能？
答：对于低频信号，过孔不要紧，高频信号尽量减少过孔。如果线多可以考虑多层板；
3、是不是板子上加的去耦电容越多越好？
答：去耦电容需要在合适的位置加合适的值。例如，在你的模拟器件的供电端口就进加，并且需要用不同的电容值去滤除不同频率的杂散信号；
4、一个好的板子它的标准是什么？
答：布局合理、功率线功率冗余度足够、高频阻抗阻抗、低频走线简洁
5、通孔和盲孔对信号的差异影响有多大？应用的原则是什么？
答：采用盲孔或埋孔是提高多层板密度、减少层数和板面尺寸的有效方法，并大大减少了镀覆通孔的数量。但相比较而言，通孔在工艺上好实现，成本较低，所以一般设计中都使用通孔。
6、在涉及模拟数字混合系统的时候，有人建议电层分割，地平面采取整片敷铜，也有人建议电地层都分割，不同的地在电源源端点接，但是这样对信号的回流路径就远了，具体应用时应如何选择合适的方法？
答：如果你有高频信号线，并且长度和数量都比较多，那么需要至少两层给这个模拟高频信号。一层信号线、一层大面积地，并且信号线层需要打足够的过孔到地。这样的目的是：&）对于模拟信号，这提供了一个完整的传输介质和阻抗匹配；&）地平面把模拟信号和其他数字信号进行隔离；&）地回路足够小，因为你打了很多过孔，地有是一个大平面。
7、在电路板中，信号输入插件在最左边沿，在靠右边，那么在布局时是把稳压电源芯片放置在靠近接插件（电源输出经过一段比较长的路径才到达），还是把电源放置到中间偏右（电源的输出的线到达就比较短，但输入电源线就经过比较长一段板）？或是有更好的布局&？
答：首先你的所谓信号输入插件是否是模拟器件？如果是是模拟器件，建议你的电源布局应尽量不影响到模拟部分的信号完整性．因此有几点需要考虑：）首先你的稳压电源芯片是否是比较干净，纹波小的电源．对模拟部分的供电，对电源的要求比较高；）模拟部分和你的ＭＣＵ是否是一个电源，在高精度电路的设计中，建议把模拟部分和数字部分的电源分开；）对数字部分的供电需要考虑到尽量减小对模拟电路部分的影响．
8、在高速信号链的应用中，对于多都存在模拟地和数字地，究竟是采用地分割，还是不分割地？既有准则是什么？哪种效果更好？
答：迄今为止，没有定论。一般情况下你可以查阅芯片的手册。所有混合芯片的手册中都是推荐你一种接地的方案，有些是推荐公地、有些是建议隔离地。这取决于芯片设计。
9、何时要考虑线的等长？如果要考虑使用等长线的话，两根信号线之间的长度之差最大不能超过多少？如何计算？
答：差分线计算思路：如果你传一个正弦信号，你的长度差等于它传输波长的一半是，相位差就是度，这时两个信号就完全抵消了。所以这时的长度差是最大值。以此类推，信号线差值一定要小于这个值。
10、高速中的蛇形走线，适合在那种情况？有什么缺点没，比如对于差分走线，又要求两组信号是正交的。
答蛇形走线，因为应用场合不同而具不同的作用：
1）如果蛇形走线在计算机板中出现，其主要起到一个滤波电感和阻抗匹配的作用，提高电路的抗干扰能力。计算机主机板中的蛇形走线，主要用在一些时钟信号中，如等信号线；）若在一般普通板中，除了具有滤波电感的作用外，还可作为收音机天线的电感线圈等等。如的对讲机中就用作电感；）对一些信号布线长度要求必须严格等长，高速数字板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性（延迟差超过一个时钟周期时会错读下一周期的数据）。如架构中的，一共根，使用的频率，要求必须严格等长，以消除时滞造成的隐患，绕线是惟一的解决办法。一般要求延迟差不超过时钟周期，单位长度的线延迟差也是固定的，延迟跟线宽、线长、铜厚、板层结构有关，但线过长会增大分布电容和分布电感，使信号质量有所下降。所以时钟引脚一般都接端接，但蛇形走线并非起电感的作用。相反地，电感会使信号中的上升沿中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍。信号的上升时间越小，就越易受分布电容和分布电感的影响。&）蛇形走线在某些特殊的电路中起到一个分布参数的滤波器的作用。
11、在设计时，如何考虑电磁兼容性，具体需要考虑哪些方面？采取哪些措施？
答：好的设计必须一开始布局时就要考虑到器件的位置叠层的安排，重要联机的走法，&器件的选择等。&例如时钟产生器的位置尽量不要靠近对外的连接器，高速信号尽量走内层并注意特性阻抗匹配与参考层的连续以减少反射，器件所推的信号之斜率尽量小以减低高频成分，选择去耦合电容时注意其频率响应是否符合需求以降低电源层噪声。&另外，注意高频信号电流之回流路径使其回路面积尽量小也就是回路阻抗尽量小以减少辐射，&还可以用分割地层的方式以控制高频噪声的范围，最后，适当的选择与外壳的接地点。
12、请问射频宽带电路的传输线设计有何需要注意的地方？传输线的地孔如何设置比较合适，阻抗匹配是需要自己设计还是要和加工厂家合作？
答：这个问题要考虑很多因素．比如材料的各种参数，根据这些参数最后建立的传输线模型，器件的参数等．阻抗匹配一般要根据厂家提供的资料来设计
13、在模拟电路和数字电路并存的时候，如一半是或单片机数字电路部分，另一半是和相关放大器的模拟电路部分。各种电压值的电源较多，遇到数模双方电路都要用到的电压值的电源，是否可以用共同的电源，在布线和磁珠布置上有什么技巧。。&？
答：一般不建议这样使用．这样使用会比较复杂，也很难调试．
14、您好，请问在进行高速多层设计时，关于电阻电容等器件的封装的选择的，主要依据是什么？常用那些封装，能否举几个例子。
答：是手机常用；是一般高速信号的模块常用；依据是封装越小寄生参数越小，当然不同厂家的相同封装在高频性能上有很大差异。建议你在关键的位置使用高频专用元件。
15、一般在设计中双面板是先走信号线还是先走地线？
答：这个要综合考虑．在首先考虑布局的情况下，考虑走线
16、在进行高速多层PCB设计时，最应该注意的问题是什么？能否做详细说明问题的解决方案。
答：最应该注意的是你的层的设计，就是信号线、电源线、地、控制线这些你是如何划分在每个层的。一般的原则是模拟信号和模拟信号地至少要保证单独的一层。电源也建议用单独一层。
17、请问具体何时用2层板，4层板，6层板在技术上有没有严格的限制？（除去体积原因）是以CPU的频率为准还是其和外部器件数据交互的频率为准？
答：采用多层板首先可以提供完整的地平面，另外可以提供更多的信号层，方便走线。对于CPU要去控制外部存储器件的应用，应以交互的频率为考虑，如果频率较高，完整的地平面是一定要保证的，此外信号线最好要保持等长。
18、PCB布线对模拟信号传输的影响如何分析，如何区分信号传输过程中引入的噪声是布线导致还是运放器件导致。
答：这个很难区分，只能通过PCB布线来尽量减低布线引入额外噪声。
19、最近我学习PCB的设计，对高速多层PCB来说，电源线、地线和信号线的线宽设置为多少是合适的，常用设置是怎样的，能举例说明吗？例如工作频率在300Mhz的时候该怎么设置？
答：300MHz的信号一定要做阻抗仿真计算出线宽和线和地的距离；&电源线需要根据电流的大小决定线宽&地在混合信号PCB时候一般就不用线了，而是用整个平面，这样才能保证回路电阻最小，并且信号线下面有一个完整的平面
20、请问怎样的布局才能达到最好的散热效果？
答：PCB中热量的来源主要有三个方面：(1)电子元器件的发热；(2)P&c&B本身的发热；(3)其它部分传来的热。在这三个热源中，元器件的发热量最大，是主要热源，其次是PCB板产生的热，外部传入的热量取决于系统的总体热设计，暂时不做考虑。&那么热设计的目的是采取适当的措施和方法降低元器件的温度和PCB板的温度，使系统在合适的温度下正常工作。主要是通过减小发热，和加快散热来实现。
21、可否解释下线宽和与之匹配的过孔的大小比例关系？
答：这个问题很好，很难说有一个简单的比例关系，因为他两的模拟不一样。一个是面传输一个是环状传输。您可以在网上找一个过孔的阻抗计算软件，然后保持过孔的阻抗和传输线的阻抗一致就行。
22、在一块普通的有一MCU控制的PCB电路板中，但没大电流高速信号等要求不是很高，那么在PCB的四周最外的边沿是否铺一层地线把整个电路板包起来会比较好？
答：一般来讲，就铺一个完整的地就可以了。
23、1、我知道AD转换芯片下面要做模拟地和数字地的单点连接，但如果板上有多个AD转换芯片的情况下怎么处理呢？2、多层电路板中，多路开关（multiplexer）切换模拟量采样时，需要像AD转换芯片那样把模拟部分和数字部分分开吗？
答：1、几个ADC尽量放在一起，模拟地数字地在ADC下方单点连接；&2、取决于MUX与ADC的切换速度，一般ADC的速度会高于MUX，所以建议放在ADC下方。当然，保险起见，可以在MUX下方也放一个磁珠的封装，调试时视具体情况来选择
在哪进行单点连接。
24、在常规的网络电路设计中，有的采用把几个地连在一起，又这样的用法吗？为什么？谢谢！
答：不是很清楚您的问题。对于混合系统肯定会有几种类型的地，最终是会在一点将其连接一起，这样做的目的是等电势。大家需要一个共同的地电平做参考。
25、PCB中的模拟部分和数字部分、模拟地和数字地如何有效处理，多谢！
答：模拟电路和数字电路要分开区域放置，使得模拟电路的回流在模拟电路区域，数字的在数字区域内，这样数字就不会影响到模拟。模拟地和数字地处理的出发点是类似的，不能让数字信号的回流流到模拟地上去。
26、模拟电路和数字电路在PCB板设计时，对地线的设计有哪些不同?需要注意哪些问题？
答：模拟电路对地的主要要求是，完整、回路小、阻抗匹配。数字信号如果低频没有特别要求；如果速度高，也需要考虑阻抗匹配和地完整。
27、去耦电容一般有两个，0.1和10的，如果面积比较紧张的情况话，如何放置两个电容，哪个放置背面好些？
答：要根据具体的应用和针对什么芯片来设计
28、请问老师，射频电路中，经常会出现IQ两路信号，请问这两根线的长度是否需要一样？
答：在射频电路里尽量使用一样的
29、高频信号电路的设计与普通电路设计有什么不同吗？能以走线设计为例简单说明一下吗？
答：高频电路设计要考虑很多参数的影响，在高频信号下，很多普通电路可以忽略的参数不能忽略，因此可能要考虑到传输线效应&。
30、高速PCB，布线过程中过孔的避让如何处理，有什么好的建议？
答：高速PCB，最好少打过孔，通过增加信号层来解决需要增加过孔的需求。
30、高速PCB，布线过程中过孔的避让如何处理，有什么好的建议？
答：高速PCB，最好少打过孔，通过增加信号层来解决需要增加过孔的需求。
31、PCB板设计中电源走线的粗细如何选取？有什么规则吗?
答：可以参考：0.15线宽(mm)=A,也需要考虑铜厚
32、数字电路和模拟电路在同一块多层板上时，模拟地和数字地要不要排到不同的层上？
答：不需要这样做，但模拟电路和数字电路要分开放置。
33、一般数字信号传输时最多几个过孔比较合适？（120Mhz以下的信号）
答：最好不要超过两个过孔。
34、在即有模拟电路又有数字电路的电路中，PCB板设计时如何避免互相干扰问题？
答：模拟电路如果匹配合理辐射很小，一般是被干扰。干扰源来自器件、电源、空间和PCB；&数字电路由于频率分量很多，所以肯定是干扰源。解决方法一般是，合理器件的布局、电源退偶、PCB分层,如果干扰特点大或者模拟部分非常敏感，可以考虑用屏蔽罩&。
35、对于高速线路板，到处都可能存在寄生参数，面对这些寄生参数，我们是精确各种参数然后再来消除，还是采用经验方法来解决？应该如何平衡这种效率与性能的问题？
答：一般来说要分析寄生参数对于电路性能的影响．如果影响不能忽略，就一定要考虑解决和消除。
36、[问]多层板布局时要注意哪些事项？
答：多层板布局时，因为电源和地层在内层，要注意不要有悬浮的地平面或电源平面，另外要确保打到地上的过孔确实连到了地平面上，最后是要为一些重要的信号加一些测试点，方便调试的时候进行测量。
37、如何避免高速信號的crosstalk?
答：可以让信号线离的远一些，避免走平行线，通过铺地或加保护来起到屏蔽作用，等等。
38、请问在多层板设计中经常会用到电源平面，可是在双层板中需要设计电源平面吗？
答：很难，因为你各种信号线在双层布局已经差不多了
39、PCB板的厚度对电路有什么影响吗？一般是如何选取的？
答：厚度在作阻抗匹配时比较重要，PCB厂商会询问阻抗匹配是在板厚为多少时进行计算的，PCB厂商会根据你的要求进行制作。
40、地平面可以使信号最小回路，但是也会和信号线产生寄生电容，这个应该怎么取舍？
答：要看寄生电容对信号是否有不可忽略的影响．如果不可忽略，那就要重新考虑
41、LDO输出当做数字电源还是模拟电源意思是数字跟模拟哪个先接电源输出好&？
答：如果想用一个LDO来为数字和模拟提供电源，建议先接模拟电源，模拟电源经过LC滤波后，为数字电源。
42、请问应该在模拟Vcc和数字Vcc之间用磁珠，还是应该在模拟地和数字地之间用磁珠呢&？
答：模拟VCC经过LC滤波后得到数字VCC，模拟地和数字地间用磁珠。
43、LVDS等差分信号线如何布线？
答：一般需要注意：所有布线包括周围的器件摆放、地平面都需要对称。
44、一个好的PCB设计，需要做到自身尽量少的向外发射电磁辐射，还要防止外来的&电磁辐射对自身的干扰，请问防止外来的电磁干扰，电路需要采取哪些措施呢？
答：最好的方法是屏蔽，阻止外部干扰进入。电路上，比如有INA时，需要在INA前加RFI滤波器滤除RF干扰。
45、采用高时钟频率的快速集成电路芯片电路，在PCB板设计时如何来解决传输线效
应的问题？
答：这个快速集成电路芯片是什么芯片？如果是数字芯片，一般不用考虑．如果是模拟芯片，要看传输线效应是否大到影响芯片的性能&。
46、在一个多层的PCB设计中，是否还需要覆铜呢？如果覆铜的话应该将其连接到哪一层？
答：如果内部有完整的地平面和电源平面，则顶层和底层可以不敷铜。
47、在高速多层PCB设计时，进行阻抗仿真一般怎么进行，利用什么软件？有什么要特别注意的问题吗？
答：你可以采用Multisim软件来仿真电阻电容效应。
48、有些器件的引脚较细，但是PCB板上走线较粗，连接后会不会造成阻抗不匹配的问题？如果有该如何解决？
答：要看是什么器件．而且器件的阻抗一般在数据手册上给出，一般和引脚粗细关系不大
49、差分线一般都需要等长如果实在在LAYOUT中有困难实现，是否有其他补救措施？
答：可以通过走蛇形线来解决等长的问题，现在大多数的PCB软件都可以自动走等长线，很方便。
50、在用万用表测量芯片的模拟地与数字地接口的时候是导通的，这样模拟地域数字地不就是多点连接了吗？
答：芯片内部的地管脚都是连接在一起的。但是在PCB板上仍然需要连接。最理想的单点接地，应该是要了解芯片内部模拟和数字部分的连接点位置，然后把PCB板上的单点连接位置也设计在芯片的模拟和数字分界点。
51、由于受到板子尺寸的限制，我的电路板采用两面贴片焊接芯片，板子上走了很多的过孔，信号线也走在附近，这样走线会对信号产生干扰吗？
答：如果是低速数字信号，应该问题不大。否则肯定会影响信号的质量。
52、数字线在考虑要不要做阻抗匹配时，是看信号传出至反射回来时，总时间是否超过上升沿的20%，若超过则需阻抗匹配。请问模拟线要不要阻抗匹配？怎样考虑？
答：低频的模拟信号是不需要匹配的，射频的模拟信号当然也要考虑匹配问题。
53、关于完整的地平面，在使用AD/DA芯片的板子上，如果层数比较多，可以提供一个完整的模拟地和一个完整的数字地；也可以在这两层地平面上都分别划分模拟地，数字地。二者孰优孰劣？
答：一般来讲，都会铺完整的地平面。除非是一些特殊的情况，比如板子的模拟部分和数字部分是明显分开的，可以很容易地区分开。
54、用磁珠或MECCA连接数字、模拟地时，是利用其频率特性，使数字地中高频成分不影响模拟地，同时保证二者电平相等。那么，0ohm电阻连接数字、模拟地有什么作用，有时还只用一小块铜连接，能分析一下吗？
答：磁珠的等效电路相当于带阻限波器，只对某个频点的噪声有显著抑制作用，使用时需要预先估计噪点频率，以便选用适当型号。对于频率不确定或无法预知的情况，磁珠不合。&0欧电阻相当于很窄的电流通路，能够有效地限制环路电流，使噪声得到抑制。电阻在所有频带上都有衰减作用(0欧电阻也有阻抗)，这点比磁珠强。&铜皮类似于0ohm电阻。
55、如何避免布线时引入的噪声？
答：数字地与模拟地要单点接地，否则数字地回流会流过模拟地对模拟电路造成干扰。
56、PCB如何预防PWM等突变信号对模拟信号(如运放)产生的干扰,又如何进行测试这种干扰(辐射干扰或传导干扰)的大小?除布局布线需要注意外,有无其他方法来进行抑制(除屏蔽的手段?
答：要从运放的几个接口入手，输入端要防止空间耦合干扰和PCB串扰（布局改善）；电源需要不同容值去耦电容。&测试可以用示波器的探头测试上面说的位置，判断出干扰从何而来。&PWM信号如果是通过低通滤波变成直流控制电压的话，可以考虑就进做滤波，或者并联对地一个小电容，让PWM的波形变圆，减少高频分量
57、请问，在电路板中，一个ARM或者FPGA经常会向外连接很多RAM，FLAH这样的器件，请问这些主芯片与这些存储器之间的连线需要注意什么，过孔的数目有什么限制么？数字信号中常用的过孔孔径大小是多少？过孔孔径的大小对信号的影响大么？
答：如果速度大于100MHz，则一根信号线上的过孔最好不要超过两个，过孔不能太小，一般，10个mil的孔径即可。
58、请问在布双面板（高频是）的时候，顶层地和底层地相连时的过孔也是越少越好吗？那么要怎么放过孔比较合理呢？
答：过孔少是针对信号线，如果是地的过孔，适当的多一些会减少地回路和阻抗。放的原则是就进器件。
59、LVDS信号布线应该注意哪些？如何布线？
答：平行等长
60、请问数据线并行布线是不是为了相互干扰？
答：并行走线要注意线与线的间距，防止串扰发生
文章热词：pwm lc滤波
下一篇：没有了
延伸阅读：
PIC单片机是一种用来开发去控制外围设备的集成电路（IC）。Periphe输入滤波电感为什么这样布线??-电源网
EMI预一致性测试和调试最大的挑战是如何一次性通过测试。
详解TI每周最新电源产品信息、参数对比、应用设计等内容。
跟电源网一起去CEATEC JAPAN 2016领略最新产品和技术。
TIDA-00264 参考设计是汽车尾灯 EMC 设计，它直接连接至电池应用，LED 总体驱动电流达 900mA。
汽车仪表盘信号装置解决方案，其中包含一个单片、中压、低电流功耗 12 位移位寄存器
热门课程排名
泰克推荐产品
泰克最新活动
泰克热门下载
泰克在线讲堂
PI热门参考设计分类
热门方案下载排行
演示了如何执行与具体电源相关的测量
主要内容是在交流输入端上进行测量
在直流输出端上进行建立时间测量
一起讨论电源完整性测试系统的技术
在线研讨会
演讲嘉宾：吕宝华
演讲时间：
简介：PA2200的几个典型应用实例
说出你想对芯派说的话
会议主题：开关电源重点测试项目（波特图，Vds电压，纹波等）详解
会议时间： 10:00
主 讲 人：朱华明
报名人数：火热报名中
演讲嘉宾：陈鑫磊 研发经理
会议时间：
演讲嘉宾：Cale.Huang FAE
会议时间：
演讲嘉宾：吕宝华
会议时间：
输入滤波电感为什么这样布线??
浏览：3175
发表于 19:13 |
在雷击浪涌过后,共模电感线圈会产生非常高的自感电压,此处是放电作用.淌锡是为了增加放电能力,我一般是画尖端,利用尖端放电.
发表于 11:35 |
发表于： 23:42
如果不画这个尖端放电电路,电感线圈产生的自感电压是加在电感两端的,应该不会损坏元器件啊?
此时电感相当于一个电压源,这么高的电压会加到其它器件两端,另外对它本身匝间绝缘也不利．
关于电源网
我们的服务
服务时间：周一至周五9:00-18:00
电源网版权
增值电信业务经营许可证：津B2-
网博互动旗下网站：集成输入滤波电感与倍流输出电感的推挽正激变换器磁集成部分的分析与设计-无忧基地电子频道-
集成输入滤波电感与倍流输出电感的推挽正激变换器磁集成部分的分析与设计
作者：王素飞，蔡丽娟，汤酉原&&信息来源:电源技术应用&&
字体大小:&&&&&&
摘要：介绍了集成输入滤波电感和倍流电感的推挽正激变换器。这种变换器具有平滑的输入电流，简单的主电路，小的体积，高的效率和功率密度。分析了它的工作过程，对于磁集成部分给出了Z参数模型，并利用该模型，对变换器进行了PSPICE仿真。磁集成。...
摘要：介绍了集成输入滤波电感和倍流电感的推挽正激变换器。种变换器具有平滑的输入，简单的主，小的体积，高的效率和功率密度。分析了它的工作过程，对于磁集成部分给出了Z数，并利用该模型，对变换器进行了PSPICE仿真。最后通过试验验证了仿真结果。关键词：推挽正激；磁集成；倍流；Z参数双端口模型中图分类号：TM46 文献标识码：A 文章编号：f2I)05)06一0001-06
0 引言&&& 随着技术的不断进步和集成技术的发展，的集成度越来越高。为了获得高效率，微处理器的驱动呈低压化走势。从原来的3 3V降到l.8～l.lV左右，最终将降到0.6V。另一方面，微处理器的功能越来越强大，其内部功能电路也越来越多，其要求驱动电流也越来越大，从以前的13A到目前的30～50A，以后将达到100A。面对这种趋势，48V电压总线的分布系统相对于12V电压总线的分布电源系统将更适合。&&& 对于48V输入电压和lV左右的输出电压，的应用就变得十分必要。对于几十A甚至上百A的变压器副边电路的输出电流，倍流一个非常有效的方法，因为，它一方面可以减小变压器副边和上电流的有效值，另一方面还可以减小电流纹波，从而减小输出电压的纹波值。&&& 然而，变压器加上两个倍流输出电感，若采用单独的磁性元件将会占用相当大的体积，则与提高功率密度这个目标相背离。若采用磁集成技术，将变压器和电感集成在同一磁芯上，将会大大减小体积从而提高了功率密度。&&& 在集成输入滤波电感与倍流输出电感的推挽正激变换器中，将输入电感、变压器、倍流电感集成到同一个磁芯上，则可在获得良好的输入、输出效果的同时，还拥有很高的功率密度。
1 集成输入滤波电感与倍流电感的推挽正激变换器&&& 集成输入滤波电感与倍流输出电感的推挽正激变换器拓扑如图l所示。它的工作波形如图2所示。在原边电路中Cs1和Cs2与变压器原边绕组的漏感构成输入滤波器。ip1与ip2相互叠加构成平缓的输入电流。在副边，变压器的副边绕组作为倍流电感。本电路的具体工作过程分析如下。
&&& 1)[t0-t1]t0之前S1、S2关断，t0时刻S1开通，绕组qb和ap一起承受正电压Vin绕组p’a’、b’q’承受反电压大小为2Vcs-Vin=Vin，Vds2大小为2倍Vin。Cs1及Cs2通过S1放电。ip1及ip3增大，ip2及ip4减小；设I0为负载电流，Ia为漏磁平均电流，Imag为磁化电流，n为变压器变比。当ip1及ip3由Ia增大到时此过程结束[1]。&&& 2）[t1-t2]& S1开通S2关断，
绕组qb和ap一起随正电压Vin，而绕组p’a’、b’q’承受反电压大小为Vin。&&& 3)[t2-t3]t2时刻S1关断。此时漏感要释放能量，S2体二级管导通，提供ip1及ip2续流回路，此时线圈qb和a’p’一起承受Cs1上的电压，ip1减小，ip2增大。ip3、ip4与ip1、ip2变化情况一样。当ip1=ip2；ip3=ip4时这个阶段结束。&&& 4)[t3-t4] 在这整个时间段内，ip1=ip2=ip3=ip4=Ia，其中ip1、ip4共同沿着qb-Cs1-b′q′支路；ip2、ip3共同沿着p′a′-Cs2-ap支路。绕组qb，b′q′，ap，p′a′承受零电压。&&& 5)[t4-t8]此时间段电路工作过程分析与[t0-t4]时间段相同。&&& 输入电流iin=ip1+ip2可以知道，通过ip1和ip2纹波的相互抵消可以得到平缓的iin。而不需要加入输入滤波电感，即在输入端集成了输入滤波电路。
2& 磁集成部分的分析与PSPICE仿真2.l 磁导一电容类比建模法&&& 在分析磁性元件时，们一般是通过磁路一电路对偶变换法来进行的[2]。但是它不能够直接反映出磁件的电路参数与磁路参数的特性[2]。为此人们提出了另一种分析方法，即磁导一电容类比建模法[2]。对于二端口绕组磁导电容类比建模法用一个Z参数双端口模型来表示。如图3所示，图3(a)表示二端口绕组，图3(b)表示Z参数双端口模型[3]。
&&& 图3(a)中各参数说明如下：V1是绕组两端的的电压；i1是绕组上的电流；绕组匝数是N；R是绕线电阻；磁动势为Fm。下面来确定图3(h)中的参数。
&&& 首先确定Zt2。
&&& 假设，那么我们可以令
&&& Z12=N& （1）
&&& 式中：N为绕组的匝数。
&&& 式(2)正好反映了线圈内磁通变化产生的感应电动势。那么参数Z11的确定就可通过设来确定。
&&& Z11的大小就是绕组的电阻R。&&& 现在假设Z21=Z12&&& 那么Z21i1=Ni1&&&& （4）&&& 式(4)正好表示了绕组通过电流时产生的磁动势。&&& 最后来确定Z22。&&& 我们将V2端口短路。&&& 则Z21i1=-Z22i2&&& （5）&&& 因为&&& 所以Z22=A(A是磁芯的磁导)。&&& 由此我们可以通过以下变化得到与图3对应的图4。
&&& 磁路与电路的基本类比关系如表1[2]所示采用磁导一电容类比建模法能够直接建立起磁性绕组的电路模型，有利于简便地分析复杂的磁件，而且使磁件的仿真通过电路的仿真来实现。2.2 集成输入滤波电感与倍流输出电感的推挽正激变换器磁集成部分Z参数模型的建立&&& 图5是集成输入滤波电感与倍流输出电感的推挽正激变换器示意图。通过图5，我们知道集成输入滤波电感与倍流输出电感的推挽正激变换器磁件的磁芯为EI型，原边有两组中心抽头绕线，副边为一组中心抽头绕线。原边既作为变压器的原边，它们之间的捅感又作为输入滤波电感，副边既作为变压器的副边，又作为倍流输出电感。为了简化分析，取原边的一组绕组和副边绕组束作分析。如图6所示。
根据前面分析可作出图6的等效Z参数图。如图7所示。
根据上述3种情况的分析和满足伏秒平衡，对于图5所示的变换器稳态时满足&
&&&&&&&&&&&&&&&&&&&&&&& &&& 式中：D为开关管的导通时间除以1／2丌关周期。2.3 集成输入滤波电感与倍流输出电感的推挽正激变换器磁集成部分的PSPICE仿真&&& 假设集成输入滤波电感与倍流输出电感的推挽止激变换器的输入电压为48V，输出电压为1．2V，输出电流为40A。我们采用Z参数等效模型来进行它的PSPICE仿真。&&& 我们选取一对E32―3F3和PLT32 3F3磁芯。它们的各个参数如表2所列。
&&& 根据表2可求得C1=C2=nF
&&&&&&&&&&&&&&&& C3=534.968nF&&& 取Np=4，N8=1&&& 结合式(17)和式(19)&&& 求得L′=0.367μH&&& L″=17.118μH&&& 集成输入滤波电感与倍流输出电感的推挽正激变换器PSPICE仿真电路图和仿真波形如图8及图9所示。
3 实验结果&&& 根据上面的分析和方针，设计输入48V，输出1.2V、40 A的正激变换器。实验结果中电流波形通过霍尔元件测得．图10通道2是电源Vin的输出电流波形，测量电阻120Ω，电流转换比是1：1000，图11中通道l是副边同步整流管漏极电流的波形，测量电阻82il，电流转换比是l：1000。&&& 从实验波形中可以看出，试验结果与仿真分析相吻合
4 结语&&& 通过仿真和实验证明集成输入滤波电感与倍流输出电感的推挽正激变换器，利用变压器的漏感而不需单独的电感作为输入滤波电感，而倍流输出电感也通过变压器的副边绕组来实现。这样，整个电路体积大大减小，而且相对于分立电感的结构来说，损耗也小，噪声源也少。由于本拓扑的磁什结构比较复杂．为此，我们采用磁导一电容类比建模法来进行分析。这种方法能够直接用电路参数来描述磁件，从而使包含磁件的电路可以全部用电路参数来描述。这就使得整个电路分析容易，而且便于PSPICE仿真。
【】【】【】【】
最新图片新闻
最新电源技术
英特尔首席执行官保罗?欧德宁(Paul Otellini)据国外媒体报道，英特尔首席执行官保罗...
为通信、工业和消费类应用提供模拟接口零组件的领先供应商Avago Technologies (NASDAQ...
Altera公司日前发布业界第一款单片FPGA高清(HD)互联网协议(IP)监视摄像机参考设计，进...
电子热点图文
电子风云人物
为了祖国的强大，为了世界的和平，她四处奔走，呕心沥血、矢志不渝，为此耗尽了十年的...
日前，《福布斯》杂志公布了本年度年轻亿万富豪榜，而荣登最年轻富豪宝座的，就是年仅...
电源技术热点排行
Copyright &
Inc. All rights reserved.
无忧基地 版权所有│粤ICP备号│XHTML | CSS
客服：+86-755- 工作时间：周1~5 10点~16点
感谢中国网络提供带宽支持